半导体器件的形成方法技术

一种半导体器件的形成方法，该器件包括PMOS和NMOS金属栅极晶体管，该方法包括：提供衬底，衬底包括PMOS和NMOS晶体管区域；分别在PMOS、NMOS晶体管区域上形成一体结构的第一、第二伪栅极结构，第一、第二伪栅极结构分别包括第一、第二伪栅极；去除第一伪栅极，并在第一伪栅沟槽内形成第一金属栅极之后，利用第一干法刻蚀去除第二伪栅极，第一干法刻蚀包括主刻蚀和过刻蚀，过刻蚀所采用的气体包括氦气，且在过刻蚀步骤中用于产生等离子体的射频电源断续地打开；在第二伪栅沟槽内形成第二金属栅极，第一金属栅极的侧壁与第二金属栅极的侧壁接触。利用该方法可以提高NMOS金属栅极晶体管的TDDB性能。

【技术实现步骤摘要】
半导体器件的形成方法
本专利技术涉及半导体
，特别是涉及一种半导体器件的形成方法。
技术介绍
现有集成电路的逻辑电路大都包含这样一种半导体器件，该半导体器件包含PMOS金属栅极晶体管和NMOS金属栅极晶体管，且PMOS金属栅极晶体管的金属栅极侧壁与NMOS金属栅极晶体管的金属栅极侧壁接触。该半导体器件的形成方法包括：如图1A和图1B所示，提供衬底1，衬底1包括PMOS晶体管区域Ⅰ和NMOS晶体管区域Ⅱ；在衬底1的PMOS晶体管区域Ⅰ上形成第一伪栅极结构2，在衬底1的NMOS晶体管区域Ⅱ上形成第二伪栅极结构3，第一伪栅极结构2包括第一栅介质层21、位于第一栅介质层21上的TiN层23、和位于TiN层23上的第一伪栅极22，第二伪栅极结构3包括第二栅介质层31、位于第二栅介质层31上的TiN层33、和位于TiN层33上的第二伪栅极32，第一伪栅极结构2和第二伪栅极结构3为一体结构，即在形成第一伪栅极结构2的同时还形成第二伪栅极结构3；继续参照图1B所示，在第一伪栅极结构2两侧的衬底1内形成源极S1和漏极D1，在第二伪栅极结构3两侧的衬底1内形成源极S2和漏极D2（结合图4B所示）。继续参照图1A和图1B所示，在衬底1的PMOS晶体管区域Ⅰ和NMOS晶体管区域Ⅱ上形成层间介质层4，层间介质层4的上表面与第一伪栅极22及第二伪栅极32的上表面齐平；如图2A和图2B所示，利用干法刻蚀去除第一伪栅极22（如图1A和图1B所示），以形成第一伪栅沟槽24；如图3A和图3B所示，在第一伪栅沟槽24（如图2A和图2B所示）内形成PMOS金属栅极晶体管的金属栅极5；如图4A和图4B所示，利用干法刻蚀去除第二伪栅极32（如图3A和图3B所示），以形成第二伪栅沟槽34；如图5A和图5B所示，在第二伪栅沟槽34（如图4A和图4B所示）内形成NMOS金属栅极晶体管的金属栅极6，金属栅极5的侧壁与金属栅极6的侧壁接触，所述金属栅极5和金属栅极6相互接触的侧壁均为，与金属栅极5及金属栅极6的栅极长度方向平行的侧壁，即金属栅极5和金属栅极6在栅极宽度方向连接在一起，呈一体结构。栅极长度方向指：从源极至漏极的方向，或从漏极至源极的方向。栅极宽度方向垂直于栅极长度方向、且平行于衬底表面。衡量晶体管性能好坏的其中一个重要指标为TDDB（TimeDependentDielectricBreakdown，与时间有关的介质击穿性能）性能。但是，上述现有半导体器件的形成方法会导致NMOS金属栅极晶体管的TDDB性能不佳。
技术实现思路
本专利技术要解决的问题是：现有半导体器件的形成方法会导致NMOS金属栅极晶体管的TDDB性能不佳。为解决上述问题，本专利技术提供了一种半导体器件的形成方法，所述半导体器件包括PMOS金属栅极晶体管和NMOS金属栅极晶体管，所述形成方法包括：提供衬底，所述衬底包括PMOS晶体管区域和NMOS晶体管区域；在所述衬底的PMOS晶体管区域上形成第一伪栅极结构、NMOS晶体管区域上形成第二伪栅极结构，所述第一伪栅极结构包括第一栅介质层和位于第一栅介质层上的第一伪栅极，所述第二伪栅极结构包括第二栅介质层和位于第二栅介质层上的第二伪栅极，所述第一伪栅极结构和第二伪栅极结构为一体结构；在所述衬底的PMOS晶体管区域和NMOS晶体管区域上形成层间介质层，所述层间介质层的上表面与第一伪栅极及第二伪栅极的上表面齐平；去除所述第一伪栅极，以形成第一伪栅沟槽；在所述第一伪栅沟槽内形成第一金属栅极；形成所述第一金属栅极之后，利用第一干法刻蚀去除所述第二伪栅极，以形成第二伪栅沟槽，所述第一干法刻蚀包括主刻蚀和主刻蚀后的过刻蚀，所述过刻蚀步骤所采用的气体包括氦气，且在所述过刻蚀步骤中用于产生等离子体的射频电源断续地打开；在所述第二伪栅沟槽内形成第二金属栅极，所述第一金属栅极的侧壁与第二金属栅极的侧壁接触。可选地，所述用于产生等离子体的射频电源周期性地打开和关闭。可选地，所述气体还包括HBr和O2，所述过刻蚀步骤的工艺参数包括：HBr的流量为10至500sccm，O2的流量为2至100sccm，氦气的流量为10至1000sccm，压力为2至50mTorr，射频功率为100W至2000W，时间为5secs至600secs，所述射频电源打开的时间与射频电源打开和关闭的时间之和的比为10%至90%。可选地，所述第二伪栅极结构还包括：位于所述第二栅介质层与第二伪栅极之间的含氮扩散阻挡层；所述第二伪栅沟槽的底部露出含氮扩散阻挡层。可选地，所述第一干法刻蚀之后、形成第二金属栅极之前，还包括：使所述含氮扩散阻挡层暴露于含N等离子体环境中，以对所述含氮扩散阻挡层进行等离子体处理。可选地，所述第一干法刻蚀之后、形成第二金属栅极之前，还包括：对所述第二伪栅沟槽底部进行第二干法刻蚀，以去除所述第一干法刻蚀步骤在含氮扩散阻挡层表面上所形成的聚合物；所述第二干法刻蚀步骤在等离子体处理步骤之前进行，或者，所述第二干法刻蚀与等离子体处理步骤在同一机台内同步进行。可选地，将含N2的气体等离子体化产生所述含N等离子体。可选地，所述第二干法刻蚀步骤所采用的气体包括含氟气体。可选地，所述含氟气体至少包括CF4、NF3、SF6中的一种。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术的技术方案在过刻蚀去除NMOS晶体管区域的第二伪栅极步骤中，使用于产生等离子体的射频电源断续地打开，在射频电源关闭期间，由氦气所产生等离子体中所含的UV光子数量减少了，因此，在整个过刻蚀步骤中由氦气所产生的UV光子数量减少了，而UV光子数量越少，在NMOS金属栅极晶体管的第二栅介质层内形成的空穴数量越少，因而有利于提高NMOS金属栅极晶体管的TDDB性能。进一步地，在去除NMOS晶体管区域的第二伪栅极并露出含氮扩散阻挡层之后，使含氮扩散阻挡层暴露于含氮等离子体环境中，以对含氮扩散阻挡层进行等离子体处理，在该等离子体处理步骤中，含氮扩散阻挡层会暴露在大量的含氮等离子体环境中，使得含氮等离子体中的氮与含氮扩散阻挡层表面的悬挂键结合，减少了含氮扩散阻挡层中的悬挂键数量，改良了含氮扩散阻挡层的表面态，因而可以对含氮扩散阻挡层进行修复，提高了含氮扩散阻挡层的质量，而含氮扩散阻挡层质量的改善能够防止在第二栅介质层内形成陷阱，进而可以进一步提高NMOS金属栅极晶体管的TDDB性能。为解决上述问题，本专利技术提供了另一种半导体器件的形成方法，所述半导体器件包括PMOS金属栅极晶体管和NMOS金属栅极晶体管，所述形成方法包括：提供衬底，所述衬底包括PMOS晶体管区域和NMOS晶体管区域；在所述衬底的PMOS晶体管区域上形成第一伪栅极结构、NMOS晶体管区域上形成第二伪栅极结构，所述第一伪栅极结构包括第一栅介质层和位于第一栅介质层上的第一伪栅极，所述第二伪栅极结构包括第二栅介质层和位于第二栅介质层上的第二伪栅极，所述第一伪栅极结构和第二伪栅极结构为一体结构；在所述衬底的PMOS晶体管区域和NMOS晶体管区域上形成层间介质层，所述层间介质层的上表面与第一伪栅极及第二伪栅极的上表面齐平；去除所述第二伪栅极，以形成第二伪栅沟槽；在所述第二伪栅沟槽内形成第二金属栅极；形成所述第二金属栅极之后，利用第一干法刻蚀去除所述第一伪栅极，以形成第本文档来自技高网...

【技术保护点】
一种半导体器件的形成方法，所述半导体器件包括PMOS金属栅极晶体管和NMOS金属栅极晶体管，其特征在于，所述形成方法包括：提供衬底，所述衬底包括PMOS晶体管区域和NMOS晶体管区域；在所述衬底的PMOS晶体管区域上形成第一伪栅极结构、NMOS晶体管区域上形成第二伪栅极结构，所述第一伪栅极结构包括第一栅介质层和位于第一栅介质层上的第一伪栅极，所述第二伪栅极结构包括第二栅介质层和位于第二栅介质层上的第二伪栅极，所述第一伪栅极结构和第二伪栅极结构为一体结构；在所述衬底的PMOS晶体管区域和NMOS晶体管区域上形成层间介质层，所述层间介质层的上表面与第一伪栅极及第二伪栅极的上表面齐平；去除所述第一伪栅极，以形成第一伪栅沟槽；在所述第一伪栅沟槽内形成第一金属栅极；形成所述第一金属栅极之后，利用第一干法刻蚀去除所述第二伪栅极，以形成第二伪栅沟槽，所述第一干法刻蚀包括主刻蚀和主刻蚀后的过刻蚀，所述过刻蚀步骤所采用的气体包括氦气，且在所述过刻蚀步骤中用于产生等离子体的射频电源断续地打开；在所述第二伪栅沟槽内形成第二金属栅极，所述第一金属栅极的侧壁与第二金属栅极的侧壁接触。

【技术特征摘要】
1.一种半导体器件的形成方法，所述半导体器件包括PMOS金属栅极晶体管和NMOS金属栅极晶体管，其特征在于，所述形成方法包括：提供衬底，所述衬底包括PMOS晶体管区域和NMOS晶体管区域；在所述衬底的PMOS晶体管区域上形成第一伪栅极结构、NMOS晶体管区域上形成第二伪栅极结构，所述第一伪栅极结构包括第一栅介质层和位于第一栅介质层上的第一伪栅极，所述第二伪栅极结构包括第二栅介质层和位于第二栅介质层上的第二伪栅极，所述第一伪栅极结构和第二伪栅极结构为一体结构；在所述衬底的PMOS晶体管区域和NMOS晶体管区域上形成层间介质层，所述层间介质层的上表面与第一伪栅极及第二伪栅极的上表面齐平；去除所述第一伪栅极，以形成第一伪栅沟槽；在所述第一伪栅沟槽内形成第一金属栅极；形成所述第一金属栅极之后，利用第一干法刻蚀去除所述第二伪栅极，以形成第二伪栅沟槽，所述第一干法刻蚀包括主刻蚀和主刻蚀后的过刻蚀，所述过刻蚀步骤所采用的气体包括氦气，且在所述过刻蚀步骤中用于产生等离子体的射频电源断续地打开；在所述第二伪栅沟槽内形成第二金属栅极，所述第一金属栅极的侧壁与第二金属栅极的侧壁接触。2.根据权利要求1所述的形成方法，其特征在于，所述用于产生等离子体的射频电源周期性地打开和关闭。3.根据权利要求2所述的形成方法，其特征在于，所述气体还包括HBr和O2，所述过刻蚀步骤的工艺参数包括：HBr的流量为10至500sccm，O2的流量为2至100sccm，氦气的流量为10至1000sccm，压力为2至50mTorr，射频功率为100W至2000W，时间为5secs至600secs，所述射频电源打开的时间与射频电源打开和关闭的时间之和的比为10%至90%。4.根据权利要求1所述的形成方法，其特征在于，所述第二伪栅极结构还包括：位于所述第二栅介质层与第二伪栅极之间的含氮扩散阻挡层；所述第二伪栅沟槽的底部露出含氮扩散阻挡层。5.根据权利要求4所述的形成方法，其特征在于，所述第一干法刻蚀之后、形成第二金属栅极之前，还包括：使所述含氮扩散阻挡层暴露于含N等离子体环境中，以对所述含氮扩散阻挡层进行等离子体处理。6.根据权利要求5所述的形成方法，其特征在于，所述第一干法刻蚀之后、形成第二金属栅极之前，还包括：对所述第二伪栅沟槽底部进行第二干法刻蚀，以去除所述第一干法刻蚀步骤在含氮扩散阻挡层表面上所形成的聚合物；所述第二干法刻蚀步骤在等离子体处理步骤之前进行，或者，所述第二干法刻蚀与等离子体处理步骤在同一机台内同步进行。7.根据权利要求5或6所述的形成方法，其特征在于，将含N2的气体等离子体化产生所...

【专利技术属性】
技术研发人员：张海洋，李凤莲，尚飞，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：上海;31