半导体器件及其制造方法技术

本发明专利技术半导体器件及其制造方法，提供了一种可以在其中以更多次进行数据重写操作并以更高速度进行数据重写操作的半导体器件及其制造方法。该半导体器件包括衬底、第一栅电极、第二栅电极、绝缘膜以及一对源/漏极区。第一栅电极由含有第一导电类型杂质的半导体层形成。第二栅电极由含有第二导电类型杂质的半导体层形成。每个源/漏极区包含第一导电类型杂质。源极区包括第一源极区和具有比第一源极区更高的第一导电类型杂质浓度的第二源极区。

【技术实现步骤摘要】
【专利摘要】本专利技术，提供了一种可以在其中以更多次进行数据重写操作并以更高速度进行数据重写操作的。该半导体器件包括衬底、第一栅电极、第二栅电极、绝缘膜以及一对源/漏极区。第一栅电极由含有第一导电类型杂质的半导体层形成。第二栅电极由含有第二导电类型杂质的半导体层形成。每个源/漏极区包含第一导电类型杂质。源极区包括第一源极区和具有比第一源极区更高的第一导电类型杂质浓度的第二源极区。【专利说明】对相关申请的交叉引用申请日为2013年7月5日的日本专利申请第2013-141637号的公开内容(包含的说明书、附图和说明书摘要)通过引用被整体并入本文。
本专利技术涉及，特别涉及具有包括多个栅极的M0N0S闪存的半导体器件的制造方法。
技术介绍
具有嵌入式闪存或CPU (中央处理单元)的半导体器件的可设想的实例包括微型计算机。例如，对于闪存，优选使用非易失性存储器，该非易失性存储器是一种即使关闭其电源其中记录的信息仍然保留的元件。通过在同一半导体衬底上嵌入非易失性存储器和逻辑半导体器件，可以形成具有高功能的微型计算机。这种其中放置了非易失性存储器和逻辑半导体器件的微型计算机被广泛地应用于工业机械、家用电器、汽车安装设备等。 通常，在包括于微型计算机的非易失性存储器中，微型计算机所需要的程序被存储，并在需要使用时读取。因此，优选使用其中嵌入了非易失性存储器和逻辑半导体器件的微型计算机。适用于与逻辑半导体器件的这种嵌入的非易失性存储器的实例包括具有其中一体地形成了控制MIS (金属绝缘体半导体)晶体管和存储MIS晶体管的分裂栅极结构的闪存。 作为具有分裂栅极结构的闪存，例如，使用M0N0S闪存，该M0N0S闪存将M0N0S (金属氧氮氧化硅)用于存储MIS晶体管。在M0N0S闪存中，通常使用存储栅电极作为含有η型杂质的存储晶体管的栅电极。包括η型存储栅电极的闪存能够高速运行，并且具有很高的可靠性。包括η型存储栅极的闪存被广泛应用于在高端领域中的应用，诸如，例如车载MCU(微控制器单元)。 要将M0N0S闪存应用于的低端领域和中端领域，要求以比相关技术的M0N0S闪存更低的成本来开发器件。为了迎合这种要求，含有P型杂质的存储栅电极的发展已得到了促进。包括P型存储栅电极的闪存被公开在例如日本未审专利公开第2012-114269号(专利文献1)。 在包括η型存储栅电极的M0N0S闪存中，在每个数据写操作和数据擦除操作期间，电子或空穴需要被移动以穿过位于存储栅电极的半导体衬底侧(下侧)的绝缘膜的多个堆叠层中的最接近于半导体衬底的一层(最低层)。这可能会使最低层绝缘膜的寿命降级并减少能够对M0N0S闪存进行的重写操作的次数。 另一方面，在包括了 ρ型存储栅电极的M0N0S闪存中，在数据写操作期间，电子被移动以穿过上述最低层绝缘膜，但是，数据擦除操作期间，空穴被移动以穿过位于存储栅电极的半导体衬底侧(下侧)的绝缘膜的多个堆叠层中最靠近存储栅电极的一层(最上层)。这对上述最低层绝缘膜没有损伤。因此，有可能增加可以对上述绝缘膜重复进行的数据写操作和数据擦除操作的次数。 日本未审专利公开第2012-114269号
技术实现思路
在专利文献1中，首先形成ρ型存储栅电极，然后形成η型源极/漏极区。在这种情况下，如果源极/漏极区通过例如如下方式形成:使用存储栅电极作为掩模向半导体衬底中注入η型杂质，则η型杂质被注入到ρ型存储栅电极中以抵消被注入在存储栅电极中的Ρ型杂质的浓度。这显著减少了在存储栅电极中的Ρ型杂质浓度，并且可能损害存储栅电极的功能。也有可能被注入到存储栅电极的η型杂质的一部分穿过存储栅电极，以进入位于其下侧的半导体衬底。这是因为存储栅电极具有比作为控制晶体管的栅电极的控制栅电极更小的厚度，以使得杂质穿过存储栅电极所需要行进的距离更短。 存储栅极不仅具有小的厚度，而且还具有其最上层表面倾斜的形状。因此，难以以高精确度将例如具有与存储栅电极相同的端部表面的光致抗蚀剂形成为图案。因此，难以在存储栅电极被光致抗蚀剂覆盖的状态下，将用于源极区的η型杂质注入到半导体衬底中的位于存储栅电极外部的区域中。 由于上述的原因，在专利文献1中，位于存储栅电极外部的半导体衬底中的源极区仅由具有低浓度杂质的扩散层构成。 在由此仅具有低浓度杂质的扩散层即源极区的M0N0S闪存中，电特性(例如，所谓的Ι-v特性)退化并且电阻高，从而使得I不太可能与V的幅值成比例地增加。当1-V特性退化以减少电流值时，M0N0S闪存的驱动速度降低以降低数据重写速度。这可能会使M0N0S闪存的性能退化。 存在一种关注:在专利文献1中的源极区，增加低浓度杂质扩散层的电场强度，以增加源极区与半导体衬底之间的结(junct1n)部的漏电流(结漏(junct1n leakage))。当结漏增加，数据写(重写)操作期间至M0N0S闪存的电流遭受损耗，这可能会降低数据写速度。 其它的问题和本专利技术的新颖特征将根据在本说明书和附图中的陈述而变得显而易见。 根据实施例的半导体器件包括:半导体衬底、第一栅电极、第二栅电极、绝缘膜、以及一对源极/漏极区。第一栅电极由含有第一导电类型杂质的半导体层形成。第二栅电极由含有第二导电类型杂质的半导体层形成。源极/漏极区的每一个均包含第一导电类型的杂质。源极区包括第一源极区、以及具有比第一源极区更高的第一导电类型杂质浓度的第二源极区。 在根据本实施例的制造半导体器件的方法中，首先提供半导体衬底，并在其主表面上形成第一栅电极及虚拟栅电极。使用上述虚拟栅电极作为掩模，在主表面形成源极区。在去除上述虚拟栅电极后，形成第二栅电极。在上述第二栅电极被覆盖的状态下，在主表面上形成漏极区。第一导电类型的杂质被引入到旨在充当第一栅电极的半导体膜内部，第二种导电类型的杂质被引入到旨在充当第二栅电极的半导体膜内部。当形成上述源极区和漏极区后，将第一导电类型杂质注入到半导体衬底中。当形成上述源极区后，形成第一源极区和具有比第一源极区更高的第一导电类型杂质浓度的第二源极区。 本实施例的允许提供能够进行更多次数的数据重写操作并且以更高速度进行数据重写操作的半导体器件。 【专利附图】【附图说明】 图1是示出了在实施例的具有M0N0S闪存的半导体器件中的存储单元区和外围电路区的形式的示意性剖视图； 图2是示出了在图1的M0N0S闪存中的存储栅极绝缘膜的配置的示意性剖视图； 图3A是清晰示出了显示在实施例的半导体器件中的源极区中的横向杂质浓度分布的区域的示意性剖视图，其中曲线图示出了该区域中的杂质浓度分布，并且图3B是清晰示出了显示比较例的半导体器件中的源极区中的横向杂质浓度分布的区域的示意性剖视图，其中曲线图示出了该区域中的杂质浓度分布； 图4A是清晰示出了显示实施例的半导体器件中的源极区中的纵向杂质浓度分布的区域的示意性剖视图，其中曲线图示出了该区域内的杂质浓度分布，并且图4B是清晰示出了显示比较例的半导体器件中的源极区中的纵向杂质浓度分布的区域的示意性剖视图，其中曲线图示出了该区域内的杂质浓度分布； 图5是示出了本实施例的半导体器件的制造方法的第一步骤的示意性剖视图； 图6是示出了本实施例的半本文档来自技高网...

【技术保护点】
一种半导体器件，包括：半导体衬底，具有主表面；第一栅电极，形成于所述主表面上；第二栅电极，被形成为在所述主表面上邻接所述第一栅电极；绝缘膜，从介于所述第二栅电极与所述半导体衬底之间的区域，以连续的关系延伸到介于所述第一栅电极与所述第二栅电极之间的区域；以及一对源极区与漏极区，形成于所述主表面上，以使得至少紧接在所述第一栅电极下方的沟道区介于该源极区与漏极区之间，其中，所述第一栅电极由包含第一导电类型杂质的半导体层形成，其中，所述第二栅电极由包含第二导电类型杂质的半导体层形成，其中，所述源极区和所述漏极区的每一个包含第一导电类型杂质，并且其中，所述源极区包括第一源极区、以及具有比所述第一源极区更高的第一导电类型杂质浓度的第二源极区。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：森本康史，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP