半导体器件及其制造方法技术

本发明专利技术公开了一种半导体器件，其包括衬底和衬底上的第一和第二栅电极。第一栅电极包括第一栅极绝缘膜和第一功能膜，第一栅极绝缘膜具有位于衬底上的底部和从底部延伸并远离衬底的侧壁部分，从而限定具有第一宽度的第一沟槽，第一功能膜填充第一沟槽。第二栅电极包括第二栅极绝缘膜、第二功能膜和金属区，第二栅极绝缘膜具有位于衬底上的底部和从底部延伸的侧壁部分，从而限定具有与第一宽度不同的第二宽度的第二沟槽，第二功能膜适形于第二沟槽中的第二栅极绝缘膜，并限定第三沟槽，金属区在第三沟槽中。第一宽度可小于第二宽度。

【技术实现步骤摘要】
【专利摘要】本专利技术公开了一种半导体器件，其包括衬底和衬底上的第一和第二栅电极。第一栅电极包括第一栅极绝缘膜和第一功能膜，第一栅极绝缘膜具有位于衬底上的底部和从底部延伸并远离衬底的侧壁部分，从而限定具有第一宽度的第一沟槽，第一功能膜填充第一沟槽。第二栅电极包括第二栅极绝缘膜、第二功能膜和金属区，第二栅极绝缘膜具有位于衬底上的底部和从底部延伸的侧壁部分，从而限定具有与第一宽度不同的第二宽度的第二沟槽，第二功能膜适形于第二沟槽中的第二栅极绝缘膜，并限定第三沟槽，金属区在第三沟槽中。第一宽度可小于第二宽度。【专利说明】 相关申请的交叉引用 本申请要求于2013年6月24日提交于韩国知识产权局的韩国专利申请 No. 10_2013-0072504的优先权，其内容全文以引用方式并入本文中。
本专利技术主题涉及，并且更具体地说，涉及利用金属氧化 物半导体（M0S)晶体管的半导体器件。
技术介绍
随着金属氧化物半导体（M0S)晶体管的特征尺寸减小，栅极长度和形成在其下方 的沟道长度也逐渐减小。因此，正在进行许多研究以增大栅极与沟道之间的电容并改进M0S 晶体管的操作特性。
技术实现思路
根据本专利技术主题的一些实施例，一种半导体器件包括衬底和衬底上的第一栅电极 和第二栅电极。第一栅电极包括第一栅极绝缘膜和第一功能膜，第一栅极绝缘膜具有位于 衬底上的底部和从底部延伸并远离衬底的侧壁部分，从而限定具有第一宽度的第一沟槽， 第一功能膜填充第一沟槽。第二栅电极包括第二栅极绝缘膜、第二功能膜和金属区，第二栅 极绝缘膜具有位于衬底上的底部和从底部延伸的侧壁部分，从而限定具有与第一宽度不同 的第二宽度的第二沟槽，第二功能膜适形于第二沟槽中的第二栅极绝缘膜，并限定第三沟 槽，金属区在第三沟槽中。第一宽度可小于第二宽度。 在一些实施例中，第一功能膜可包括第一功函数控制膜和第一功函数控制膜上的 第一势垒膜，第一功函数控制膜适形于第一沟槽中的第一栅极绝缘层的侧壁和底部。第二 功能膜可包括第二功函数控制膜和第二功函数控制膜上的第二势垒膜。第一势垒膜可包括 氮化钛（TiN)，并且金属区可包括钨（w)。第一功能膜还可包括第三功函数控制膜，第二功 能膜还可包括第四功函数控制膜。第一功函数控制膜和第二功函数控制膜可为N型功函数 控制膜，第三功函数控制膜和第四功函数控制膜可为P型功函数控制膜。 在一些实施例中，半导体器件还可包括衬底上的第一鳍部和第二鳍部。第一栅电 极和第二栅电极可设置在第一鳍部和第二鳍部的对应的一个上。第一栅电极和第二栅电极 可具有相同高度。第一栅电极和第二栅电极可分别设置在单元阵列区和外围电路区中。 其它实施例提供了一种半导体器件的制造方法，包括步骤：在衬底上形成层间介 电膜，所述衬底上包括具有第一宽度的第一伪栅电极和具有第二宽度的第二伪栅电极，第 二宽度与第一宽度不同，层间介电膜覆盖第一伪栅电极和第二伪栅电极的侧表面；通过去 除第一伪栅电极和第二伪栅电极形成第一沟槽和第二沟槽；在第一沟槽和第二沟槽中形成 第一栅极绝缘膜和第二栅极绝缘膜；分别在第一栅极绝缘膜和第二栅极绝缘膜上形成第一 功能膜和第二功能膜，第一功能膜控制功函数并填充第一沟槽，第二功能膜控制功函数并 适形于第二栅极绝缘膜以限定第三沟槽；在第三沟槽中的第二功能膜上形成金属区。 第二鳍式晶体管包括从衬底延伸出的第二半导体鳍部和与第二半导体鳍部交叉 的第二栅电极。第二栅电极包括：第二栅极绝缘膜，其具有底部和侧壁部分，第二栅极绝缘 膜的底部设置在衬底上并适形于第二半导体鳍部，第二栅极绝缘膜的侧壁部分从第二栅极 绝缘膜的底部延伸并远离衬底；至少一个第二功函数控制膜，其适形于第二栅极绝缘膜的 底部和侧壁部分；第二势垒膜，其适形于所述至少一个第二功函数控制膜；以及金属区，填 充由第二势垒膜限定的沟槽。第二鳍式晶体管还包括在第二栅电极的相对两侧上的第二源 极/漏极区。 【专利附图】【附图说明】 通过参照附图详细描述本专利技术主题的优选实施例，本专利技术主题的以上和其它特征 和优点将变得更加清楚，图中： 图1是根据本专利技术主题的一些实施例的半导体器件的剖视图； 图2是示出当第一区I的第一栅电极包括栅极金属时和当第一区I的第一栅电极 不包括栅极金属时的第一栅电极的一部分的电阻率的图； 图3是示出根据第一栅电极是否包括栅极金属的第一栅电极的特性的图； 图4是根据本专利技术主题的其它实施例的半导体器件的剖视图； 图5是根据本专利技术主题的其它实施例的半导体器件的透视图； 图6是沿着图5的线A-A'截取的剖视图； 图7是沿着图5的线Bf和C-C截取的剖视图； 图8至图13示出了制造根据本专利技术主题的一些实施例的半导体器件的操作； 图Η至图16示出了制造根据本专利技术主题的其它实施例的半导体器件的操作； 图17是包括根据本专利技术主题的一些实施例的半导体器件的电子系统的框图；以 及 图18和图19示出了可采用根据本专利技术主题的一些实施例的半导体器件的示例性 半导体系统。 【具体实施方式】 通过参照以下优选实施例和附图的详细描述，可更容易地理解本专利技术主题的优点 和特征以及实现本专利技术主题的方法。然而，本专利技术主题可按照许多不同的形式实现，并且 不应理解为限于本文阐述的实施例。相反，提供这些实施例以使得本公开将是彻底和完整 的，并且将把本专利技术主题的主旨传递给本领域技术人员，并且本专利技术主题将仅由权利要求 限定。在整个说明书中，相同的附图标记指代相同的元件。 本文所用的术语仅是为了描述特定实施例，并且不旨在限制本专利技术主题。如本文 所用，单数形式"一"、"一个"和"该"也旨在包括复数形式，除非上下文清楚地指明不是这 样。还应该理解，术语"包括"和/或"包含"当用于本说明书中时，指明存在所列特征、整 体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操 作、元件、组件和/或它们的组。 应该理解，当一个元件或层被称作"位于"另一元件或层"上"、"连接至"或"结合 至"另一元件或层时，所述一个元件或层可直接"位于"所述另一元件或层"上"、直接"连接 至"或"结合至"所述另一元件或层，或者也可存在中间元件或层。相反，当一个元件被称作 "直接位于"另一元件或层"上"、"直接连接至"或"直接结合至"另一元件或层时，则不存在 中间元件或层。如本文所用，术语"和/或"包括相关所列项之一或多个的任何和所有组合。 应该理解，虽然本文中可使用术语例如第一、第二等来描述多个元件、组件、区、层 和/或部分，但是这些元件、组件、区、层和/或部分不应被这些术语限制。这些术语仅用于 将一个元件、组件、区、层或部分与另一区、层或部分区分开。因此，下面讨论的第一元件、第 一组件、第一区、第一层或第一部分可被称作第二元件、第二组件、第二区、第二层或第二部 分，而不脱离本专利技术主题的教导。 为了方便描述，本文中可使用诸如"在……下方"、"在……之下"、"下"、"在……之 上"、"上"等的空间相对术语，以描述附图中所示的一个元件或特征与另一个（或一些）元 件或特征的关系。应该理解，空间相对术语旨在涵盖使用或操作中的装置的除图中所示的 取向之外的不本文档来自技高网...

【技术保护点】
一种半导体器件，包括：衬底；第一栅电极，包括：第一栅极绝缘膜，其具有位于所述衬底上的底部和从所述底部延伸出并远离所述衬底的侧壁部分，从而限定具有第一宽度的第一沟槽；以及第一功能膜，其填充所述第一沟槽；以及第二栅电极，包括：第二栅极绝缘膜，其具有位于所述衬底上的底部和从所述底部延伸出的侧壁部分，从而限定具有第二宽度的第二沟槽，所述第二宽度与所述第一宽度不同；第二功能膜，其适形于所述第二沟槽中的所述第二栅极绝缘膜，并限定第三沟槽；以及金属区，其在所述第三沟槽中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：李惠兰，姜尚范，金宰中，朴文圭，宋在烈，李浚熙，河龙湖，玄尚镇，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR