纳米线晶体管制造技术

一种纳米线晶体管，涉及半导体场效应晶体管技术领域，其中，晶体管为圆柱形，所述晶体管具有一SiGe材质的圆柱形衬底，该圆柱形衬底位于中心轴方向上外露的两端分别作为纳米线晶体管的源区和漏区，所述源极和漏极之间形成有沟道区；一圆筒状的栅氧化层将源区和漏区之间的衬底表面进行包覆，且该栅氧化层的外侧被一多晶硅栅所包覆；其中，所述源区、漏区的Ge含量和所述沟道区的Ge含量不同。采用压应变SiGe作为纳米线晶体管的材料，这样就提高了纳米线晶体管的空穴迁移率以及降低寄生电阻。

【技术实现步骤摘要】
【专利摘要】一种纳米线晶体管，涉及半导体场效应晶体管
，其中，晶体管为圆柱形，所述晶体管具有一SiGe材质的圆柱形衬底，该圆柱形衬底位于中心轴方向上外露的两端分别作为纳米线晶体管的源区和漏区，所述源极和漏极之间形成有沟道区；一圆筒状的栅氧化层将源区和漏区之间的衬底表面进行包覆，且该栅氧化层的外侧被一多晶硅栅所包覆；其中，所述源区、漏区的Ge含量和所述沟道区的Ge含量不同。采用压应变SiGe作为纳米线晶体管的材料，这样就提高了纳米线晶体管的空穴迁移率以及降低寄生电阻。【专利说明】纳米线晶体管
本专利技术涉及半导体场效应晶体管
，尤其涉及一种纳米线晶体管。
技术介绍
在摩尔定律的指导下，集成电路半导体器件的尺寸越来越小，但是不能无限缩小，在缩小到一定程度将达到它的物理极限，严重的短沟道效应和栅极泄漏电流将会出现。这对摩尔定律的有效性将是一个挑战。但是人们积极寻找着替代用缩短器件尺寸来提高性能的方法，人们把技术上探索的焦点放到了使用高K材料和探索新型器件结构上，特别是后者，新型的器件结构将是未来半导体器件研究和发展的方向和趋势。硅纳米线晶体管是一种新型器件结构，它是集成电路发展路线图22纳米结束节点下最优希望的竞争者之一。目前国内外初步报道的硅纳米线结构晶体管拥有有益的亚阈值特性、载流子迁移率以及关态特性，能够很好的抑制短沟道效应。较之传统的体硅平面器件，一维准弹道输运的纳米线MOSFET表现出很强的缩小尺寸优势，纳米线晶体管对实现半导体路线图的既定目标将表现出极大的潜力。因为扩大栅包围沟道的面积，从而提高了控制沟道反型电子的能力，减小了MOS器件的短沟道效应，同时避免了缩小器件尺寸中所需要做的栅氧化层厚度的减小，从而也减小了栅极的泄漏电流。 当MOSFET特征尺寸进入纳米尺度后，载流子迁移率的降低成为限制器件性能的主要因素之一。 通过在沟道方向施加应力，或者采用不同的衬底晶向，可以在不改变器件集合尺寸的情况下，显著地增强MOSFET的性能。 对于短沟围栅型纳米线晶体管而言，根据文献“A Unified Carrier-TransportModel for the Nonsocial Surrounding-Gate MOSFET Comprising Quantum - MechanicalEffects”的报道，其电子迁移率是120cm2/V.s,仍然远低于一般长沟平面MOSFET的1300cm2/V*s的电子迁移率。同样的条件下，电子的迁移率接近空穴迁移率的3倍，故短沟围栅型纳米线晶体管和一般长沟平面MOSFET的空穴迁移率分别为40cm2/V *s和433cm2/ V.s，前者只是后者的1/10。故此类围栅型纳米线晶体管亟待解决迁移率过小的问题。 中国专利(CN102082096A)介绍了一种Ge或SiGe纳米场效应晶体管的制备方法，首先在沉底上的隔离层上形成多晶硅栅；然后形成高K材料的栅介质层，再在栅介质层上淀积SiGe薄膜，对SiGe薄膜进行源漏掺杂后光刻定义出源漏区图形，并各向异性干法刻蚀SiGe薄膜，在多晶硅栅两侧形成SiGe侧墙，同时在栅长方向上SiGe侧墙的两头分别形成源区和漏区，最后对SiGe侧墙进行氧化，去掉表面形成的氧化层，得到Ge纳米线或高Ge含量的SiGe纳米线。 中国专利(CN102822971A)记载了一种基于纳米级沟道的场效应晶体管中嵌入硅锗源极和漏极应力源的技术，在一方面中，一种制造FET的方法包括以下步骤，提供掺杂的衬底，在所述掺杂的衬底上具有电介质，在所述电介质上设置至少一个硅纳米线。掩蔽所述纳米线的一个或多个部分二使所述纳米线的其他部分暴露，在所述纳米线的暴露的部分上生长外延锗，使所述外延锗与所述纳米线中的Si相互扩散而形成嵌入在所述纳米线中的SiGe区域，所述SiGe区域在所述纳米线中引入压缩应变，所述掺杂的衬底用作所述FET的栅极，所述纳米线的掩蔽部分用作所述FET的沟道，且嵌入的SiGe区域用作所述FET的源极和漏极区域。 上述两个专利均未记载有关异质结SiGe与〈100〉晶向作为沟道的晶向结合形成的纳米线晶体管，提高无结晶体管的载流子迁移率和驱动电流的技术特征。
技术实现思路
鉴于上述问题，本专利技术提供一种纳米线晶体管。 一种纳米线晶体管，其中，所述晶体管具有一 SiGe材质的圆柱形衬底，该圆柱形衬底位于中心轴方向上外露的两端分别作为纳米线晶体管的源区和漏区，所述源极和漏极之间形成有沟道区； 一圆筒状的栅氧化层将源区和漏区之间的衬底表面进行包覆，且该栅氧化层的外侧被一多晶娃栅所包覆； 其中，所述源区、漏区的Ge含量和所述沟道区的Ge含量不同。 上述的晶体管，其中，所述沟道区沿所述源区指向漏区的方向上的晶向为〈100〉。 上述的晶体管，其中，所述源区和漏区中Ge的化学摩尔比均小于所述沟道区中Ge的化学摩尔比。 上述的晶体管，其中，所述源区和漏区中Ge的化学摩尔比相同。 上述的晶体管，其中，选用BF2对所述衬底的两端进行掺杂形成源区和漏区，掺杂浓度为le20/cm3。 上述的晶体管，其中，所述源区和漏区中Ge的化学摩尔比为1% -100%。 上述的晶体管，其中，所述沟道区中Ge的化学摩尔比为1% -100%。 上述的晶体管，其中，所述源极和漏极为P型，且所述沟道区为N型。 上述的晶体管，其中，所述多晶硅栅为圆筒状。 综上所述，本专利技术公开的纳米线晶体管，通过采用Ge含量不同的SiGe作为源漏区和沟道区的材料，从而增大了载流子的迁移率(由于SiGe的晶格常数比Si大)，且由于源漏区和沟道区的Ge含量不同，从而使得沟道区的禁带宽度以及晶格常数均与源漏区不同，造成空穴速度增加，并导致有横向的压应力以进一步增强了空穴迁移率，且本专利技术使用〈100〉作为晶体管沟道晶向，从而进一步提高了纳米线晶体管的空穴迁移率，降低了纳米线晶体管寄生电阻。 【专利附图】【附图说明】 参考所附附图，以更加充分的描述本专利技术的实施例。然而，所附附图仅用于说明和阐述，并不构成对本专利技术范围的限制。 图1是本专利技术晶体管的结构示意图； 图2是本专利技术晶体管源漏端和沟道结构示意图； 图3是本专利技术沟道和源漏端的电子能带示意图。 【具体实施方式】 下面结合附图和具体的实施例对本专利技术作进一步的说明，但是不作为本专利技术的限定。 本专利技术提供一种纳米线晶体管，可应用于半导体场效应晶体管
，当使用该晶体管，因为采用SiGe为材料的纳米线晶体管，提高了纳米线晶体管的载流子迁移率和驱动电流。 本专利技术的核心思想是采用SiGe作为纳米晶体管的材料，Ge的加入能够提高无结晶体管的电子和空穴的迁移率，且器件的源漏端与沟道中的Ge含量有差别，这种源漏异质结的结构能够提高空穴的发射速度和迁移率，同时，使用能够提高空穴迁移率的〈100〉晶向作为沟道的晶向，与异质结SiGe增强空穴迁移率的效果共同作用，解决纳米线晶体管迁移率过小的问题。 13nm直径异质SiGe纳米线PM0SFET与平面同质SiGe沟道器件(宽度I μ m)的电学特性的比较，前者是后者的4.5倍，同时13nm直径异质SiGe纳米线PM0SFET与平面同本文档来自技高网...

【技术保护点】
一种纳米线晶体管，其特征在于，所述晶体管具有一SiGe材质的圆柱形衬底，该圆柱形衬底位于中心轴方向上外露的两端分别作为纳米线晶体管的源区和漏区，所述源极和漏极之间形成有沟道区；一圆筒状的栅氧化层将源区和漏区之间的衬底表面进行包覆，且该栅氧化层的外侧被一多晶硅栅所包覆；其中，所述源区、漏区的Ge含量和所述沟道区的Ge含量不同。

【技术特征摘要】

【专利技术属性】
技术研发人员：顾经纶，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海;31