射频LDMOS器件及其制造方法技术

本发明专利技术公开了一种射频LDMOS器件，在硅外延层中包括和沟道区掺杂类型相同的深阱，在纵向上深阱位于漂移区的底部和硅外延层的底部之间，在横向上深阱和所述深接触孔相接触、且深阱在横向上的覆盖的区域范围大于等于沟道区的在横向上的覆盖的区域范围；深阱的掺杂浓度根据射频LDMOS器件最高工作温度进行设置，深阱的掺杂浓度要求大于在最高工作温度时硅外延层产生的本征载流子浓度。本发明专利技术能避免器件高温下硅外延层的电势升高使得深接触孔漏电增加并使器件烧坏的缺陷，能提高器件的高温性能和可靠性。本发明专利技术深阱还能延伸到漂移区底部，对器件起到RESURF效果，能降低器件导通电阻。本发明专利技术还公开了一种射频LDMOS器件的制造方法。

【技术实现步骤摘要】
射频LDMOS器件及其制造方法
本专利技术涉及半导体集成电路制造领域，特别是涉及一种射频LDMOS器件；本专利技术还涉及一种射频LDMOS器件的制造方法。
技术介绍
射频横向场效应晶体管（RFLDMOS）是应用于射频基站和广播站的常用器件。高击穿电压、低导通电阻和低寄生电容是RFLDMOS所必须具备的器件特性。为了最大可能地减小源区和沟道、衬底之间的寄生电容，通常采用重掺杂的衬底材料加轻掺杂的外延层，并利用钨深接触孔连接源区、沟道、外延层和衬底。如图1所示，是现有射频LDMOS器件的结构示意图，以N型器件为例，现有射频LDMOS器件包括：P型重掺杂即P+掺杂的硅衬底101，硅衬底101的掺杂浓度大于1e20cm-3；P型轻掺杂的硅外延层102，硅外延层102的掺杂浓度和厚度取决于器件的漏端工作电压，漏端工作电压越高，硅外延层102掺杂越低、厚度越厚；N型漂移区103，形成于硅外延层102中；P型掺杂的沟道区104，沟道区104和漂移区103在横向上相邻接；栅介质层107和多晶硅栅108；N型重掺杂即N+掺杂的源区105、漏区106；在源区105、漏区106和多晶硅栅108的表面形成有金属硅化物112；屏蔽介质层109和法拉第屏蔽层110，覆盖在多晶硅栅108的漏端的侧面和顶面上；深接触孔111，由填充于深槽中的金属如钨组成，深槽穿过源区105、沟道区104和硅外延层102并进入到硅衬底101中，深接触孔111将源区105、沟道区104、硅外延层102和硅衬底101电连接。在正常工作条件下，深接触孔111接零电位，保证源区105、沟道区104和硅外延层102都处于等同的零电位。但如器件工作在高温下，半导体材料的本征载流子浓度急剧上升，由于需要满足器件漏端耐压能力的需要，硅外延层102的掺杂浓度较低即硅外延层102中多子的掺杂浓度较低，相应少子浓度随温度上升快速增大，从而改变了器件硅外延层102中的电势分布。这样，在漏端加高压时，高温时靠近钨深接触孔111的硅外延层102区域电势大于零电位，而钨深接触孔111表面加有零电位，造成钨深接触孔111上下存在电位差。而且金属钨的电阻很小，即使很小的电位差也会造成较大电流，并烧坏射频LDMOS器件。
技术实现思路
本专利技术所要解决的技术问题是提供一种射频LDMOS器件，能提高器件的高温性能，防止器件在高温下烧坏，能降低器件的导通电阻。为此，本专利技术还提供一种射频LDMOS器件的制造方法。为解决上述技术问题，本专利技术提供的射频LDMOS器件包括：第一导电类型重掺杂的硅衬底。第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上。漂移区，由形成于所述硅外延层的选定区域中的第二导电类型离子注入区组成，所述漂移区的顶部表面和所述硅外延层的顶部表面相平、所述漂移区的深度小于所述硅外延层的厚度。沟道区，由形成于所述硅外延层的选定区域中的第一导电类型离子注入区组成，所述沟道区和所述漂移区在横向上相邻接，所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于等于所述漂移区的深度。多晶硅栅，形成于所述沟道区上方，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅覆盖部分所述沟道区并延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道。源区，由形成于所述沟道区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准。漏区，由形成于所述漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一横向距离。法拉第屏蔽层，覆盖在所述多晶硅栅的第二侧的侧面和顶面上、且所述法拉第屏蔽层和所述多晶硅栅之间隔离有屏蔽介质层。深接触孔，由填充于深槽中的金属组成，所述深槽穿过所述源区、所述沟道区和所述硅外延层并进入到所述硅衬底中，所述深接触孔将所述源区、所述沟道区、所述硅外延层和所述硅衬底电连接。第一导电类型掺杂的深阱，所述深阱形成于所述硅外延层中，在纵向上所述深阱位于所述漂移区的底部和所述硅外延层的底部之间，在横向上所述深阱和所述深接触孔相接触、且所述深阱在横向上的覆盖的区域范围大于等于所述沟道区的在横向上的覆盖的区域范围。所述深阱使所述深接触孔邻近区域的所述硅外延层的第一导电类型掺杂浓度提高，所述深阱的掺杂浓度根据射频LDMOS器件最高工作温度进行设置，所述深阱的掺杂浓度要求大于在最高工作温度时所述硅外延层产生的本征载流子浓度，所述射频LDMOS器件的最高工作温度越高、所述深阱的掺杂浓度也越高。进一步的改进是，所述深阱由形成于所述硅外延层中的离子注入区组成；或者所述深阱由形成于所述硅外延层中的在位掺杂区组成。进一步的改进是，所述深阱的掺杂浓度为所述硅外延层的掺杂浓度的2倍～10倍。所述深阱的掺杂浓度为2×1015cm-3至1×1016cm-3。进一步的改进是，所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。为解决上述技术问题，本专利技术提供的射频LDMOS器件的制造方法包括如下步骤：步骤一、在第一导电类型重掺杂的硅衬底表面上外延生长形成第一导电类型掺杂的硅外延层。步骤二、采用第二导电类型离子注入工艺在所述硅外延层的选定区域中形成漂移区，形成所述漂移区的选定区域由光刻工艺定义，所述漂移区的顶部表面和所述硅外延层的顶部表面相平、所述漂移区的深度小于所述硅外延层的厚度。步骤三、采用第一导电类型离子注入工艺在所述硅外延层中形成第一导电类型掺杂的深阱，在纵向上所述深阱位于所述漂移区的底部和所述硅外延层的底部之间，在横向上所述深阱和后续形成的深接触孔相接触、且所述深阱在横向上的覆盖的区域范围大于等于后续形成的沟道区的在横向上的覆盖的区域范围；所述深阱使所述深接触孔邻近区域的所述硅外延层的第一导电类型掺杂浓度提高，所述深阱的掺杂浓度根据射频LDMOS器件最高工作温度进行设置，所述深阱的掺杂浓度要求大于在最高工作温度时所述硅外延层产生的本征载流子浓度，所述射频LDMOS器件的最高工作温度越高、所述深阱的掺杂浓度也越高。步骤四、在形成有所述深阱的所述硅外延层表面生长栅介质层。步骤五、在所述栅介质层表面淀积多晶硅。步骤六、采用光刻刻蚀工艺对所述多晶硅进行刻蚀形成多晶硅栅，所述多晶硅栅作为所述射频LDMOS器件的栅极；所述多晶硅栅的第二侧延伸到所述漂移区上方。步骤七、在所述硅外延层的选定区域中的进行第一导电类型离子注入形成所述沟道区，形成所述沟道区的选定区域由光刻工艺定义、且所述沟道区的选定区域和所述多晶硅栅的第一侧自对准，退火推阱后所述沟道区和所述漂移区在横向上相邻接，所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于等于所述漂移区的深度；被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道。步骤八、在形成所述沟道区后的所述硅衬底正面淀积屏蔽介质层，所述屏蔽介质层覆盖所述多晶硅栅的顶面和侧面表面以及所述多晶硅栅外的所述硅外延层表面。步骤九、在所述屏蔽介质层表面淀积法拉第屏蔽层。步骤十、采用干法刻蚀工艺对所述法拉第屏蔽层进行刻蚀，刻蚀后所述法拉第屏蔽层覆盖在所述多晶硅栅的第二侧的侧面和顶面上。步骤十一、进行第二导电类型重掺杂离子本文档来自技高网...

【技术保护点】
一种射频LDMOS器件，其特征在于，包括：第一导电类型重掺杂的硅衬底；第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上；漂移区，由形成于所述硅外延层的选定区域中的第二导电类型离子注入区组成，所述漂移区的顶部表面和所述硅外延层的顶部表面相平、所述漂移区的深度小于所述硅外延层的厚度；沟道区，由形成于所述硅外延层的选定区域中的第一导电类型离子注入区组成，所述沟道区和所述漂移区在横向上相邻接，所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于等于所述漂移区的深度；多晶硅栅，形成于所述沟道区上方，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅覆盖部分所述沟道区并延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；源区，由形成于所述沟道区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准；漏区，由形成于所述漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一横向距离；法拉第屏蔽层，覆盖在所述多晶硅栅的第二侧的侧面和顶面上、且所述法拉第屏蔽层和所述多晶硅栅之间隔离有屏蔽介质层；深接触孔，由填充于深槽中的金属组成，所述深槽穿过所述源区、所述沟道区和所述硅外延层并进入到所述硅衬底中，所述深接触孔将所述源区、所述沟道区、所述硅外延层和所述硅衬底电连接；第一导电类型掺杂的深阱，所述深阱形成于所述硅外延层中，在纵向上所述深阱位于所述漂移区的底部和所述硅外延层的底部之间，在横向上所述深阱和所述深接触孔相接触、且所述深阱在横向上的覆盖的区域范围大于等于所述沟道区的在横向上的覆盖的区域范围；所述深阱使所述深接触孔邻近区域的所述硅外延层的第一导电类型掺杂浓度提高，所述深阱的掺杂浓度根据射频LDMOS器件最高工作温度进行设置，所述深阱的掺杂浓度要求大于在最高工作温度时所述硅外延层产生的本征载流子浓度，所述射频LDMOS器件的最高工作温度越高、所述深阱的掺杂浓度也越高。...

【技术特征摘要】
1.一种射频LDMOS器件，其特征在于，包括：第一导电类型重掺杂的硅衬底；第一导电类型掺杂的硅外延层，该硅外延层形成于所述硅衬底表面上；漂移区，由形成于所述硅外延层的选定区域中的第二导电类型离子注入区组成，所述漂移区的顶部表面和所述硅外延层的顶部表面相平、所述漂移区的深度小于所述硅外延层的厚度；沟道区，由形成于所述硅外延层的选定区域中的第一导电类型离子注入区组成，所述沟道区和所述漂移区在横向上相邻接，所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于等于所述漂移区的深度；多晶硅栅，形成于所述沟道区上方，所述多晶硅栅和所述硅外延层间隔离有栅介质层，所述多晶硅栅覆盖部分所述沟道区并延伸到所述漂移区上方，被所述多晶硅栅覆盖的所述沟道区表面用于形成沟道；源区，由形成于所述沟道区中的第二导电类型重掺杂区组成，所述源区和所述多晶硅栅的第一侧自对准；漏区，由形成于所述漂移区中的第二导电类型重掺杂区组成，所述漏区和所述多晶硅栅的第二侧相隔一横向距离；法拉第屏蔽层，覆盖在所述多晶硅栅的第二侧的侧面和顶面上、且所述法拉第屏蔽层和所述多晶硅栅之间隔离有屏蔽介质层；深接触孔，由填充于深槽中的金属组成，所述深槽穿过所述源区、所述沟道区和所述硅外延层并进入到所述硅衬底中，所述深接触孔将所述源区、所述沟道区、所述硅外延层和所述硅衬底电连接；第一导电类型掺杂的深阱，所述深阱形成于所述硅外延层中，在纵向上所述深阱位于所述漂移区的底部和所述硅外延层的底部之间，在横向上所述深阱和所述深接触孔相接触、且所述深阱在横向上的覆盖的区域范围大于等于所述沟道区的在横向上的覆盖的区域范围；所述深阱使所述深接触孔邻近区域的所述硅外延层的第一导电类型掺杂浓度提高，所述深阱的掺杂浓度根据射频LDMOS器件最高工作温度进行设置，所述深阱的掺杂浓度要求大于在最高工作温度时所述硅外延层产生的本征载流子浓度，所述射频LDMOS器件的最高工作温度越高、所述深阱的掺杂浓度也越高；最高工作温度的范围200℃～400℃；所述深阱使器件在最高温度以下的高温工作时都能够保证所述深接触孔周围的硅外延层中的由温度产生的本征载流子低于掺杂浓度，从而能保证所述深接触孔周围的所述硅外延层中多子浓度大于少子浓度，从而能避免多子浓度和少子浓度相当时所述深接触孔周围的所述硅外延层的电势会随着漏端工作电压而升高的现象，从而能减少或消除所述深接触孔上下存在的电势差，降低或消除深接触孔的漏电流。2.如权利要求1所述射频LDMOS器件，其特征在于：所述深阱由形成于所述硅外延层中的离子注入区组成；或者所述深阱由形成于所述硅外延层中的在位掺杂区组成。3.如权利要求1所述射频LDMOS器件，其特征在于：所述深阱的掺杂浓度为所述硅外延层的掺杂浓度的2倍～10倍。4.如权利要求1或3所述射频LDMOS器件，其特征在于：所述深阱的掺杂浓度为2×1015cm-3至1×1016cm-3。5.如权利要求1所述射频LDMOS器件，其特征在于：所述射频LDMOS器件为N型器件，所述第一导电类型为P型，所述第二导电类型为N型；或者，所述射频LDMOS器件为P型器件，所述第一导电类型为N型，所述第二导电类型为P型。6.一种射频LDMOS器件的制造方法，其特征在于，包括如下步骤：步骤一、在第一导电类型重掺杂的硅衬底表面上外延生长形成第一导电类型掺杂的硅外延层；步骤二、采用第二导电类型离子注入工艺在所述硅外延层的选定区域中形成漂移区，形成所述漂移区的选定区域由光刻工艺定义，所述漂移区的顶部表面和所述硅外延层的顶部表面相平、所述漂移区的深度小于所述硅外延层的厚度；步骤三、采用第一导电类型离子注入工艺在所述硅外延层中形成第一导电类型掺杂的深阱，在纵向上所述深阱位于所述漂移区的底部和所述硅外延层的底部之间，在横向上所述深阱和后续形成的深接触孔相接触、且所述深阱在横向上的覆盖的区域范围大于等于后续形成的沟道区的在横向上的覆盖的区域范围；所述深阱使所述深接触孔邻近区域的所述硅外延层的第一导电类型掺杂浓度提高，所述深阱的掺杂浓度根据射频LDMOS器件最高工作温度进行设置，所述深阱的掺杂浓度要求大于在最高工作温度时所述硅外延层产生的本征载流子浓度，所述射频LDMOS器件的最高工作温度越高、所述深阱的掺杂浓度也越高；最高工作温度的范围200℃～400℃；步骤四、在形成有所述深阱的所述硅外延层表面生长栅介质层；步骤五、在所述栅介质层表面淀积多晶硅；步骤六、采用光刻刻蚀工艺对所述多晶硅进行刻蚀形成多晶硅栅，所述多晶硅栅作为所述射频LDMOS器件的栅极；所述多晶硅栅的第二侧延伸到所述漂移区上方；步骤七、在所述硅外延层的选定区域中的进行第一导电类型离子注入形成所述沟道区，形成所述沟道区的选定区域由光刻工艺定义、且所述沟道区的选定区域和所述多晶硅栅的第一侧自对准，退火推阱后所述沟道区和所述漂移区在横向上相邻接，所述沟道区的顶部表面和所述硅外延层的顶部表面相平、所述沟道区的深度小于等于所述漂移区的深度；被所述多晶硅栅覆盖...

【专利技术属性】
技术研发人员：钱文生，
申请(专利权)人：上海华虹宏力半导体制造有限公司，
类型：发明
国别省市：上海;31