压印有图案以形成隔离器件区域的基板制造技术

一个示例提供一种用于形成包括压印有图案以形成隔离器件区域的基板的装置的方法。一种方法可包括：用图案压印基板的未图案化区域，以便形成具有处于第一级的多个凹陷区域和处于第二级的多个隆起区域的图案化基板；以及将第一导电材料层沉积在该图案化基板上并沉积有多个中断，以便形成多个底部电极。该方法可包括：将具有第二导电材料层的有源堆叠层沉积在该多个底部电极上，以便在通过多个隆起区域彼此隔离的多个凹陷区域上形成多个器件。

【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
电子器件有时是用有机或反应性材料的复杂地图案化的复合膜堆叠制造而成。有机发光二极管显示器例如可由有机和反应性材料(诸如钙、钡以及氟化铯等)的薄层制成。为了形成电子器件，这些复合膜堆叠的有源器件通常必须与电路的其他部件对齐。附图说明具体实施方式部分参考附图，其中：图1示出了根据各种实施方案的包括具有隔离器件的图案化基板的示例装置；图2示出了根据各种实施方案的包括具有隔离器件的图案化基板的示例系统；图3-15示出了根据各种实施方案的用于形成具有包含隔离器件的图案化基板的装置的方法中的各个阶段；图16示出了根据各种实施方案的包括具有隔离器件的图案化基板的另一示例装置；图17是根据各种实施方案的用于制造包括具有隔离器件的图案化基板的装置的示例方法的流程图；图18是根据各种实施方案的用于制造包括具有隔离器件的图案化基板的装置的另一示例方法的流程图；图19是根据各种实施方案的用于制造包括具有隔离器件的图案化基板的装置的另一示例方法的流程图；以及图20示出了根据各种实施方案的包括具有隔离器件的图案化基板的示例系统。具体实施方式电子器件制造工艺有时涉及到图案化技术。例如，光刻使用需要经沉积、图案化且之后被去除的光刻胶图案，但是这种光刻可对器件的材料造成损坏。阴影掩模可涉及穿过在机械稳固膜中具有孔图案的掩模的孔来沉积材料，并且之后去除掩模。然而，此后一种方法通常具有低分辨率，使得缩放至微米或纳米级变得困难、在较大区域上，尤其是在柔性基板上的对齐能力不佳，并且可因机械接触而损坏基板。高分辨率掩模还可为高制造成本的，并且难以处理和再利用非常薄的掩模。此外，基于光刻胶的光刻以及阴影掩模可能不适用于其中使用连续工艺的辊对辊制造。其他制造工艺可适用于辊对辊制造，然而，仍会由于敏感器件材料而面临问题。工艺敏感材料可包括例如用于新型显示器、存储器、或传感器的有机或反应性材料的薄膜。形成工艺敏感材料的复合堆叠可需要仔细控制的界面以实现高性能以及机械粘附，这可通过在堆叠的所有层的沉积期间或之后图案化或层压来抑制膜堆叠的破坏。在一些情况下，电子器件可能需要将有源器件与电路的其他部件对齐。尤其对于在柔性基板上制造而言，对齐可由于尺寸的变化而是有问题的，尺寸的变化可起因于处理。这对其中无法使用刚性载体的辊对辊制造可能是更大的问题。本文中所描述的是用于制造具有压印有图案以形成有源堆叠的隔离区域的基板的装置和系统的方法的实施例。各种实施方案可适用于用对暴露于典型的图案化操作敏感的材料形成器件。此外，在各种实施方案中，有源堆叠的隔离区域可便于与驱动电路系统对齐，或可避免对完全对齐的需要。各种实施方案可尤其适用于使用辊对辊压印来低成本制造微米或纳米级器件阵列。现在转至图1，示出的是示例装置100，该装置100包括基板102，基板102可包括导电材料层103并且可包括压印有处于第一级的多个凹陷区域112和处于第二级的多个隆起区域114的图案的至少一个区域。在各种实施方案中，多个凹陷区域112和隆起区域114可形成于导电材料层103之上。装置100可包括有源堆叠106的隔离区域，以及在有源堆叠106的区域上的导电材料层108。有源堆叠106的隔离区域可形成于导电材料层110上。有源堆叠106的区域可形成在凹陷区域112上、或形成在凹陷区域112和隆起区域114上，如图所示。凹陷区域112上的有源堆叠106的区域可通过隆起区域114彼此物理隔离，如图所示，其中导电材料层103同时接触凹陷区域112中的有源堆叠106的区域，从而形成公共层或接地层。在各种实施方案中，作为制造有源堆叠106的隔离区域的副产物，隆起区域上的有源堆叠106的区域可以是不连接的。导电材料层108、110可包括电极，从而使得有源堆叠106的多个隔离区域与导电材料层108、110可形成相应多个隔离器件116。在各种实施方案中，器件116可为以下器件，诸如，例如，在横杆架构(cross-bararchitecture)的结点处形成的开关或其中导电材料层108、110形成端子的垂直取向双端器件。垂直取向双端器件可包括诸如但不限于二极管、开关、忆阻器和电容器之类的器件。在各种实施方案中，器件116可为可由晶体管阵列寻址的器件。在一些实施方案中，例如，器件116可为用于形成OLED显示器的有机发光二极管(OLED)或用于固态照明的阵列。在一些实施方案中，器件116可为包括忆阻器或诸如例如分子开关之类的非易失性开关的存储或存储器阵列。在一些实施方案中，器件116可形成传感器阵列，诸如，例如，图像、X射线或辐射传感器。有源堆叠106可包括用于形成器件116的一个或多个层。对于器件包括OLED的实施方案，例如，有源堆叠106可包括有机发光二极管堆叠。在一些实施方案中，有机发光二极管堆叠可包括至少一发射层。导电材料层103、108、110可包括适于分别形成隔离器件116的公共/接地层以及顶部电极和底部电极的任何导电材料。在各种实施方案中，导电材料层110可包括选自金属氧化物(诸如，例如，铟锡氧化物等)、金属、石墨及它们的组合的导电材料。在各种实施方案中，导电材料层108可包括选自铝、银、金及它们的组合的导电材料。在各种实施方案中，导电材料层103可包括选自金属氧化物(诸如，例如，铟锡氧化物等)、金属、石墨、铝、银、金及它们的组合的导电材料。通过使用具有凹陷区域112和隆起区域116的图案化基板102形成器件116，器件116可形成为使得器件116在没有用于隔离器件116的后处理(诸如湿法或干法蚀刻操作)的情况下彼此隔离。利用这种自隔离，各实施方案可尤其适合于辊对辊制造和/或制造微米或纳米级器件阵列。在各种实施方案中，由于器件116在形成时被隔离，因此相比于非自隔离器件，器件116可被层压至驱动电路系统(诸如，例如，具有电极的电子背板)而没有对齐或具有最小对齐。图2示出了包括装置200的示例系统218，在一些实施方案中，该装置200可以是像本文中参考图1所描述的装置100的装置，该装置200包括图案化基板202以及多个隔离器件216。电子器件200可包括粘合至另一基板的器件216。在各种实施方案中，该另一基板可包括具有多个电极222以驱动器件216的电子背板220。在各种实施方案中，电子器件200可以是显示器。该显示器可以是刚性或柔本文档来自技高网...

【技术保护点】
一种用于制造电子器件的方法，包括：用图案压印基板的未图案化区域，以便形成具有处于第一级的多个凹陷区域和处于第二级的多个隆起区域的图案化基板；将第一导电材料层沉积在所述图案化基板上并沉积有多个中断，以便形成多个底部电极；以及将具有第二导电材料层的有源堆叠层沉积在所述多个底部电极上，以便在通过所述多个隆起区域彼此隔离的所述多个凹陷区域上形成多个器件。

【技术特征摘要】
【国外来华专利技术】1.一种用于制造电子器件的方法，包括：
用图案压印基板的未图案化区域，以便形成具有处于第一级的多个
凹陷区域和处于第二级的多个隆起区域的图案化基板；
将第一导电材料层沉积在所述图案化基板上并沉积有多个中断，以
便形成多个底部电极；以及
将具有第二导电材料层的有源堆叠层沉积在所述多个底部电极上，
以便在通过所述多个隆起区域彼此隔离的所述多个凹陷区域上形成多
个器件。
2.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：将
所述多个器件粘合到另一基板上。
3.根据权利要求2所述的方法，其特征在于，所述粘合所述多个器件的
步骤包括使用导电粘合剂将所述多个器件层压到另一基板上。
4.根据权利要求1所述的方法，其特征在于，所述沉积所述第一导电材
料层的步骤包括相对于所述图案化基板的主要表面以一角度沉积所述
第一导电材料层。
5.根据权利要求1所述的方法，其特征在于，所述沉积所述第一导电材
料层的步骤包括将所述第一导电材料层沉积在所述图案化基板上，并
且蚀刻所述第一导电材料层的至少一部分以形成所述多个中断。
6.根据权利要求1所述的方法，其特征在于，所述方法进一步包括：在
沉积所述第一导电材料层之前，在所述多个凹陷区域与所述多个隆起
区域之间蚀刻多个底切。
7.根据权利要求6所述的方法，其特征在于，所述图案化基板包括第一
介电材料层以及位于所述第一介电材料层上的第二介电材料层，所述
第一介电材料层具有比所述第二介电材料层的蚀刻速率快的蚀刻速
率。
8.根据权利要求1所述的方法，其特征在于，所述基板被设置在多个导
线上，并且其中所述多个隆起区域包括相对于所述多个导线垂直地延
伸的多个介电材料线。
9.根据权利要求1所述的方法，其特征在于，所述压印步骤包括辊对辊
压印所述基板，以便形成所述图案化基板。
10.一种装置，包括：
图案化基板，所述图案化基板具有处于第一级的多个凹陷区域以及
处于第二级的多个隆起区域；
第一导电材料层，所述第一导电材料层位于所述多个凹陷区域和所
述多个隆起区域上并具有多个中断，从而形成多个底部电极；以及
有源堆叠的多个区域，每个区域包括由第二导电材料层形成的顶部
电极，所述多个区域在所述多个底部电...

【专利技术属性】
技术研发人员：J·A·布鲁格，L·赵，C·A·陶西格，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国;US