利用碳纳米场效应晶体管实现的三值静态随机存储单元制造技术

本发明专利技术公开了一种利用碳纳米场效应晶体管实现的三值静态随机存储单元，包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管、第十一CNFET管和第十二CNFET管；第一CNFET管、第二CNFET管、第四CNFET管、第五CNFET管、第七CNFET管、第九CNFET管、第十CNFET管和第十一CNFET管为N型CNFET管，第三CNFET管、第六CNFET管、第八CNFET管和第十二CNFET管为P型CNFET管；优点是读写速度快、读出数据的稳定性较高，布线面积较小，功耗较低，且存储容量较大。

【技术实现步骤摘要】

本专利技术涉及一种静态随机存储单元，尤其是涉及一种利用碳纳米场效应晶体管实现的三值静态随机存储单元。
技术介绍
随着CMOS工艺和集成电路技术的发展，电路的微型化给人们的生活带来极大的方便，同时对高集成度和低功耗等特性提出更高的要求。特别是高集成度问题，由于特征尺寸缩小使得单位芯片面积上集成的元件数目急剧增加，集成电路的特征尺寸已经进入纳米量级。在超大规模集成电路(Very Large Scale Integration,VLSI)中，有70％以上的硅片面积用于布线，进一步制约集成度的提高。在纳米量级下，互连线寄生效应带来的门延时、互连线串扰、功耗增加等问题变得更加严重。多值逻辑(Multi-Valued Logic,MVL)电路的特性为解决这些问题提供了新的途径。多值逻辑突破了传统二值逻辑信号取值“0”、“1”的限制，如多值逻辑最小基的三值逻辑，其信号可取值“0”、“1”和“2”，因此多值逻辑电路单线信息携带量高，空间或时间利用率充分，有效的降低芯片的布线面积，提高电路的集成度。以往集成电路的发展遵循着摩尔定律,但随着芯片设计进入深亚微米阶段,MOS管工艺开始逼近其物理极限,集成电路设计领域面临着许多新的挑战:比如短沟道效应、光刻技术、高的泄漏电流和薄氧化层隧穿效应等。因此,发展新型电子器件及其低功耗电路已成为目前研究领域的热点,如使用互连线优化电路、单电子晶体管、双门浮栅晶体管和碳纳米场效应晶体管(CNFET，Carbon Nanotube Field Effect Transistor)等。其中CNFET是一种新型的低功耗高性能器件，它具有良好的电学和化学特性。将CNFET应用到低功耗集成电路芯片中,不仅能增强器件的性能,而且还丰富了微小面积芯片的有效功能。静态随机存储单元作为集成电路中的基本组成单元，在集成电路设计中具有重要的地位。现有的静态随机存储单元通常为采用CMOS技术设计的二值静态随机存储单元。目前应用比较广泛的静态随机存储单元的电路图如图1所示，该静态随机存储单元采用六个CMOS管组成，在写操作时，将位线BL和预充电到相应电平，将字线点位WL拉高，CMOS管M5和CMOS管M6打开，将位线BL和数据写入，以写入数据“1”为例，将BL预充电到高电平，为低电平，WL为高电平时使得CMOS管M5和CMOS管M6打开，利用BL和的电平来改变原来存储的逻辑值；在读操作时，将位线BL和预充电到高电平，如果Q节点存储的值为“1”，节点的逻辑值为“0”，当WL为高电平时，CMOS管M5和CMOS管M6打开，BL电位不变，被放电到底电平，从而将数据读出。但是该静态随机存储单元存在以下问题：一、在写操作时，位线BL和预充电到相应电平比较难以改变交叉耦合反相器存储的逻辑值，需要调节好各个CMOS管参数，并且将数据写入需要一段时间，降低了写入数据的速度；二、在读操作时，当WL为高电平时，位线BL和预充电为高电平的电压会影响节点Q和上存储的逻辑值，从而在读出过程中，有可能破坏内部存储的数据，读出数据的稳定性较差；三、数据的读出与写入都是通过位线BL和由此导致增加静态随机存储单元的布线面积的增加；四、功耗较高；五、存储容量较小。鉴此，结合三值逻辑，利用碳纳米场效应晶体管来实现三值静态随机存储单元对于改进目前静态随机存储单元存在的问题具有重要意义。
技术实现思路
本专利技术所要解决的技术问题是提供一种读写速度快、读出数据的稳定性较高，布线面积较小，功耗较低，且存储容量较大的利用碳纳米场效应晶体管实现的三值静态随机存储单元。本专利技术解决上述技术问题所采用的技术方案为：一种利用碳纳米场效应晶体管实现的三值静态随机存储单元，包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管、第十一CNFET管和第十二CNFET管；所述的第一CNFET管、所述的第二CNFET管、所述的第四CNFET管、所述的第五CNFET管、所述的第七CNFET管、所述的第九CNFET管、所述的第十CNFET管和所述的第十一CNFET管为N型CNFET管，所述的第三CNFET管、所述的第六CNFET管、所述的第八CNFET管和所述的第十二CNFET管为P型CNFET管；所述的第一CNFET管的源极、所述的第七CNFET管的源极所述的第九CNFET管的源极接地；所述的第一CNFET管的漏极和所述的第二CNFET管的源极连接，所述的第一CNFET管的栅极为所述的三值静态随机存储单元的反相写控制信号输入端，用于输入写控制信号的反相信号；所述的第二CNFET管的漏极、所述的第三CNFET管的漏极、所述的第四CNFET管的源极、所述的第七CNFET管的栅极、所述的第六CNFET管的栅极和所述的第十CNFET管的漏极连接；所述的第二CNFET管的栅极、所述的第三CNFET管的栅极、所述的第五CNFET管的源极、所述的第六CNFET管的漏极、所述的第七CNFET管的漏极、所述的第八CNFET管的栅极和所述的第九CNFET管的栅极连接，所述的第三CNFET管的源极、所述的第四CNFET管的栅极、所述的第五CNFET管的栅极、所述的第六CNFET管的源极和所述的第八CNFET管的源极均接入第一电源；所述的第四CNFET管的漏极和所述的第五CNFET管的漏极接入第二电源，所述的第二电源为所述的第一电源的一半；所述的第八CNFET管的漏极、所述的第九CNFET管的漏极、所述的第十一CNFET管的漏极和所述的第十二CNFET管的漏极连接，所述的第十CNFET管的栅极为所述的三值静态随机存储单元的写控制信号输入端，所述的三值静态随机存储单元的写控制信号输入端用于接入写控制信号；所述的第十CNFET管的源极、所述的第十一CNFET管的源极和所述的第十二CNFET管的源极连接且其连接线为三值静态随机存储单元的位线；所述的第十一CNFET管的栅极为所述的三值静态随机存储单元的读控制信号输入端，所述的三值静态随机存储单元的读控制信号输入端用于接入读控制信号，所述的第十二CNFET管的栅极为所述的三值静态随机存储单元的反相读控制信号输入端，所述的三值静态随机存储单元的反相读控制信号输入端用于接入读控制信号的反相信号。所述的第一CNFET管的管径为1.488nm，所述的第二CNFET管的管径为0.783nm，所述的第三CNFET管的管径为0.783nm，所述的第四CNFET管的管径为1.018nm，所述的第五CNFET管的管径为1.018nm，所述的第六CNFET管的管径为0.783nm，所述的第七CNFET管的管径为0.783nm，所述的第八CNFET管的管径为0.783nm，所述的第九CNFET管的管径为0.783nm，所述的第十CNFET管的管径为1.488nm，所述的第十一CNFET管的管径为0.783nm，所述的第十二CNFET管的管径为0.783nm。所述的第一电源为0.9V，所述的第二电源为0.45V。与现有技术相比，本专利技术的优点在于通过第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、本文档来自技高网...

【技术保护点】
一种利用碳纳米场效应晶体管实现的三值静态随机存储单元，其特征在于包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管、第十一CNFET管和第十二CNFET管；所述的第一CNFET管、所述的第二CNFET管、所述的第四CNFET管、所述的第五CNFET管、所述的第七CNFET管、所述的第九CNFET管、所述的第十CNFET管和所述的第十一CNFET管为N型CNFET管，所述的第三CNFET管、所述的第六CNFET管、所述的第八CNFET管和所述的第十二CNFET管为P型CNFET管；所述的第一CNFET管的源极、所述的第七CNFET管的源极所述的第九CNFET管的源极接地；所述的第一CNFET管的漏极和所述的第二CNFET管的源极连接，所述的第一CNFET管的栅极为所述的三值静态随机存储单元的反相写控制信号输入端，用于输入写控制信号的反相信号；所述的第二CNFET管的漏极、所述的第三CNFET管的漏极、所述的第四CNFET管的源极、所述的第七CNFET管的栅极、所述的第六CNFET管的栅极和所述的第十CNFET管的漏极连接；所述的第二CNFET管的栅极、所述的第三CNFET管的栅极、所述的第五CNFET管的源极、所述的第六CNFET管的漏极、所述的第七CNFET管的漏极、所述的第八CNFET管的栅极和所述的第九CNFET管的栅极连接，所述的第三CNFET管的源极、所述的第四CNFET管的栅极、所述的第五CNFET管的栅极、所述的第六CNFET管的源极和所述的第八CNFET管的源极均接入第一电源；所述的第四CNFET管的漏极和所述的第五CNFET管的漏极接入第二电源，所述的第二电源为所述的第一电源的一半；所述的第八CNFET管的漏极、所述的第九CNFET管的漏极、所述的第十一CNFET管的漏极和所述的第十二CNFET管的漏极连接，所述的第十CNFET管的栅极为所述的三值静态随机存储单元的写控制信号输入端，所述的三值静态随机存储单元的写控制信号输入端用于接入写控制信号；所述的第十CNFET管的源极、所述的第十一CNFET管的源极和所述的第十二CNFET管的源极连接且其连接线为三值静态随机存储单元的位线；所述的第十一CNFET管的栅极为所述的三值静态随机存储单元的读控制信号输入端，所述的三值静态随机存储单元的读控制信号输入端用于接入读控制信号，所述的第十二CNFET管的栅极为所述的三值静态随机存储单元的反相读控制信号输入端，所述的三值静态随机存储单元的反相读控制信号输入端用于接入读控制信号的反相信号。...

【技术特征摘要】
1.一种利用碳纳米场效应晶体管实现的三值静态随机存储单元，其特征在于包括第一CNFET管、第二CNFET管、第三CNFET管、第四CNFET管、第五CNFET管、第六CNFET管、第七CNFET管、第八CNFET管、第九CNFET管、第十CNFET管、第十一CNFET管和第十二CNFET管；所述的第一CNFET管、所述的第二CNFET管、所述的第四CNFET管、所述的第五CNFET管、所述的第七CNFET管、所述的第九CNFET管、所述的第十CNFET管和所述的第十一CNFET管为N型CNFET管，所述的第三CNFET管、所述的第六CNFET管、所述的第八CNFET管和所述的第十二CNFET管为P型CNFET管；所述的第一CNFET管的源极、所述的第七CNFET管的源极所述的第九CNFET管的源极接地；所述的第一CNFET管的漏极和所述的第二CNFET管的源极连接，所述的第一CNFET管的栅极为所述的三值静态随机存储单元的反相写控制信号输入端，用于输入写控制信号的反相信号；所述的第二CNFET管的漏极、所述的第三CNFET管的漏极、所述的第四CNFET管的源极、所述的第七CNFET管的栅极、所述的第六CNFET管的栅极和所述的第十CNFET管的漏极连接；所述的第二CNFET管的栅极、所述的第三CNFET管的栅极、所述的第五CNFET管的源极、所述的第六CNFET管的漏极、所述的第七CNFET管的漏极、所述的第八CNFET管的栅极和所述的第九CNFET管的栅极连接，所述的第三CNFET管的源极、所述的第四CNFET管的栅极、所述的第五CNFET管的栅极、所述的第六CNFET管的源极和所述的第八CNFET管的源极均接入第一电源；所述的第四CNFET管的漏极和所述的第五CNFET管的漏极接入第二电源，所述...

【专利技术属性】
技术研发人员：龚道辉，汪鹏君，张跃军，康耀鹏，
申请(专利权)人：宁波大学，
类型：发明
国别省市：浙江;33