纳米线结构的制造制造技术

本发明专利技术涉及纳米线结构的制造。其中本发明专利技术提供有助于制造纳米线结构例如一个或多个纳米线场效应晶体管的方法。例如，该方法包括：设置衬底；在该衬底上方设置第一材料层及第二材料层，该第一材料层与该第二材料层交错；移除该第一材料层及第二材料层的部分，该移除形成包括第一材料纳米线及第二材料纳米线的多个纳米线堆叠；自至少一个纳米线堆叠移除该第一材料纳米线；以及自至少另一个纳米线堆叠移除该第二材料纳米线，其中，该至少一个纳米线堆叠及至少另一个纳米线堆叠分别包括一个或多个p型纳米线堆叠及一个或多个n型纳米线堆叠。

【技术实现步骤摘要】

本专利技术涉及集成电路以及制造集成电路的方法，尤其涉及有助于制造纳米线结构，例如一个或多个纳米线场效应晶体管(field effect transistor ；FET)结构的方法。
技术介绍
互补金属氧化物半导体(complementarymetal oxide semiconductor ；CM0S)技术是用于超大规模集成(ultra-large scale integrated ；ULSI)电路的主要技术。过去几十年里，CMOS晶体管例如金属氧化物半导体场效应晶体管(MOSFET)的尺寸缩小已成为微电子行业的主焦点。随着晶体管变得更小，必须缩小晶体管的衬底厚度(或者反型沟道下方的耗尽层的厚度)，以获得优越的短沟道性能。实际上，栅极及沟道的几何结构能够变得很复杂。在一类装置中，栅极可位于沟道下面，以及沟道的顶部及其侧面，以定义栅极环绕装置，例如栅极环绕MOSFET装置。栅极环绕配置有利于显着增加反型层的范围。一类栅极环绕装置包括纳米线结构，其中，一个或多个纳米线定义场效应晶体管的一个或多个沟道，且栅极经布置以包覆每个纳米线。不过，纳米线装置的制造具有挑战性，且纳米线制造技术向集成电路制程内的集成不断带来一些困难。
技术实现思路
为克服现有技术的各种缺点并提供额外的优点，在一个态样中提供一种方法。该方法包括:设置衬底；在该衬底上方设置第一材料层及第二材料层，该第一材料层与该第二材料层交错；移除该第一材料层及第二材料层的部分，该移除形成包括第一材料纳米线及第二材料纳米线的多个纳米线堆叠；自至少一个纳米线堆叠移除该第一材料纳米线；自至少另一个纳米线堆叠移除该第二材料纳米线；其中，该至少一个纳米线堆叠及至少另一个纳米线堆叠分别包括至少一个P型纳米线堆叠及至少一个η型纳米线堆叠。通过本专利技术的技术实现额外的特征及优点。这里详细说明本专利技术的其它实施例及态样，作为请求保护的专利技术的一部分。【附图说明】本专利技术的一个或多个态样被特别指出并在说明书的结束处的声明中被明确称为示例。结合附图参照下面的详细说明可清楚本专利技术的上述及其它目的、特征以及优点，其中:图1A至10显示依据本专利技术的一个或多个态样的一种制造纳米线结构的方法的一个实施例。【具体实施方式】通过参照附图中所示的非限制例子来更加充分地解释本专利技术的态样及其特定的特征、优点以及细节。省略对已知材料、制造工具、制程技术等的说明，以免在细节上不必要地模糊本专利技术。不过，应当理解，用以说明本专利技术态样的详细说明及具体例子仅作为示例，而非限制。本领域的技术人员将会从本揭露中了解在基础的专利技术概念的精神和/或范围内的各种替代、修改、添加和/或布局。这里至少部分揭露制造纳米线结构，例如一个或多个纳米线场效应晶体管结构的方法。这里所使用的纳米线为细长纳米结构，例如直径或厚度为几纳米或更小。或者，纳米线可被定义为厚度或直径限于例如十纳米或更小且长度无限制的细长结构。作为示例，这里所讨论的半导体装置使用半导体纳米线。在一个实施例中，纳米线可纳入晶体管中，例如金属氧化物半导体场效应晶体管(MOSFET)。有利的是，这里所揭露的制程可与互补金属氧化物半导体(CMOS)制程兼容。例如，具有栅极环绕结构的纳米线场效应晶体管因其在沟道上的极好栅极控制能力以及最小化的短沟道效应而在半导体制造工业中具有重要意义。不过，具有挑战性，且制造具有不同的电性及物理属性的多个纳米线场效应晶体管可能尤其困难。例如，由于pFET结构和nFET结构的不同要求，因此可能难以形成兼具pFET及nFET纳米线结构的完整MOSFET晶体管。pFET结构可能需要沟道材料及结构经设计以提高FET沟道中的空穴迀移率，而nFET结构可能需要不同的独立材料及结构来提高FET沟道中的电子迀移率。因此，一般来说，这里揭露一种方法，包括:设置衬底；在该衬底上方设置第一材料层及第二材料层，该第一材料层与该第二材料层交错；移除该第一材料层及第二材料层的部分，该移除形成包括第一材料纳米线及第二材料纳米线的多个纳米线堆叠；自至少一个纳米线堆叠移除该第一材料纳米线；以及自至少另一个纳米线堆叠移除该第二材料纳米线，其中，该至少一个纳米线堆叠及至少另一个纳米线堆叠分别包括至少一个P型纳米线堆叠及至少一个η型纳米线堆叠。下面参照附图。为有利于理解，这些附图并非按比例绘制。其中，不同附图中所使用的相同附图标记表示相同或类似的组件。图1A至10显示依据本专利技术的一个或多个态样的一种制造具有纳米线结构的电路结构的制程的一个实施例。请参照图1A以及所示结构100，所示制程包括设置衬底105以及位于该衬底上方的多个第一材料层120及第二材料层130，第一材料层120与第二材料层130交错。仅作为示例，图1A以及后续附图显示三个第一材料层120以及三个第二材料层130。很容易了解，依据各个最终纳米线结构中想要的最终纳米线的数目，替代实施例可包括两个第一材料层120及两个第二材料层130，四个第一材料层120及四个第二材料层130，或者其它数目的第一材料层及第二材料层。作为示例，衬底105可为块体半导体材料，例如块体硅晶圆。在示例实施例中，第一材料层120具有第一晶格常数且第二材料层130具有第二晶格常数，该第二晶格常数高于该第一晶格常数。例如，第一材料层120可为硅层，且第二材料层130可为硅-锗层，可表示为Si1 xGex，其中，X为锗与硅的原子比，可小于或基本等于约1，不过在一个例子中该原子比为约0.3至约0.7。在示例实施例中，高于该第一晶格常数的该第二晶格常数在至少第一材料层120中诱发应变。应变也可诱发于第二材料层130中。例如，由于两种类型材料的晶格常数差别，当硅层120与硅-锗层130交错时，可在硅层120中诱发应变。硅层120中诱发的应变可为拉伸应变，因为沉积或生长的硅的结晶晶格结构可伸展而与下方硅-锗层130的较大晶格结构一致。在示例实施例中，第一材料层120中诱发的应变可沿至少两个方向取向，例如沿第一材料层120内的结晶结构的平面轴。例如，第一材料层120及第二材料层130可通过各种外延生长制程形成，如超高真空化学气相沉积(ultra-high vacuum chemical vapor deposit1n ;UHV_CVD)、低压化学气相沉积(low-pressure CVD ;LPCVD)、减压化学气相沉积(reduced-pressure CVD ；RPCVD)或者分子束外延(molecular beam epitaxy ；MBE)。在一个示例实施例中，在衬底105上方以及该多个第一材料层的其中一个第一材料层120下方设置基层110。基层110可当前第1页1 2 3 4 本文档来自技高网...

【技术保护点】
一种方法，包括：设置衬底；在该衬底上方设置第一材料层及第二材料层，该第一材料层与该第二材料层交错；移除该第一材料层及第二材料层的部分，该移除形成包括第一材料纳米线及第二材料纳米线的多个纳米线堆叠；自至少一个纳米线堆叠移除该第一材料纳米线；自至少另一个纳米线堆叠移除该第二材料纳米线；其中，该至少一个纳米线堆叠及至少另一个纳米线堆叠分别包括至少一个p型纳米线堆叠及至少一个n型纳米线堆叠。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：臧辉，刘兵武，
申请(专利权)人：格罗方德半导体公司，
类型：发明
国别省市：开曼群岛;KY