一种MOSFET器件的制造方法及其器件技术

本发明专利技术涉及半导体技术领域，尤其涉及一种MOSFET器件的制造方法及其器件。其中，方法利用外延技术，由重掺杂的N型宽禁带半导体材料作为衬底，依次同质外延出耐压漂移区、P型体区外延层以及N+源区外延层，形成基体；利用光刻及刻蚀技术，在基体上开设栅区沟槽和肖特基沟槽；在栅区沟槽内壁经热氧化形成栅氧化层，在栅氧化层的内壁，通过淀积、光刻、刻蚀形成栅电极；在栅电极外表面进行钝化层淀积，经光刻、刻蚀形成栅电极绝缘保护层；在肖特基沟槽的表面进行肖特基势垒金属淀积、退火，形成肖特基二极管；最终得到MOSFET器件。本发明专利技术提供的MOSFET器件的制造方法及其器件，省去了杂质掺杂及扩散工艺，增强了栅氧化层的可靠性。

【技术实现步骤摘要】

本专利技术涉及半导体器件
，尤其涉及一种MOSFET器件的制造方法及其器件。
技术介绍
宽禁带半导体MOSFET(金属氧化物半导体三极管)器件，尤其是碳化硅MOSFET器件及氮化镓MOSFET器件是目前备受瞩目的功率开关器件，它的驱动电路非常简单，且与现有的功率器件驱动电路的兼容性好。但是，宽禁带半导体MOSFET器件设计方面存在两个主要技术问题：沟道电子迁移率低，进而导致MOSFET的沟道电阻大的问题；二是在高温、高电场下栅氧可靠性不足的问题。目前，对于沟道电子迁移率低的问题，解决方式主要有两种：一是选择合适的晶向，因为不同晶向的电子迁移率不同，迁移率最大可以相差5倍，故而选择高电子迁移率的晶面上形成沟道；由于碳化硅的晶向较乱，故而高电子迁移率的晶面不好选择。二是通过特殊的退火工艺，改善沟道界面状态，提高沟道电子迁移率；这种特殊的退火工艺操作不便。对于沟道栅氧可靠性的问题，解决方式主要是采用特殊的栅氧材料，如AlN、AlON等材料；而仅仅靠特殊的栅氧材料不能很好地解决沟道栅氧可靠性的问题。另外，在宽禁带半导体MOSFET器件的工艺方面仍存在难点，这个难点主要在于PN结的形式，PN结需要合适的杂质浓度及浓度分布，目前解决的方式是采用高温高能量离子多次注入，再进行高温退火；多次注入高温高能量离子会损伤宽禁带半导体材料的晶格，而且，需要生产方购进新设备或新材料，这样会造成固定资金的大量投入，成本增加。综上，对于现有技术而言，如何克服宽禁带半导体MOSFET器件的上述缺陷是本领域技术人员亟待解决的技术问题。
技术实现思路
本专利技术的目的在于提供一种MOSFET器件的制造方法及其结构，以解决上述问题。为了达到上述目的，本专利技术的技术方案是这样实现的：本专利技术提供了一种MOSFET器件的制造方法，包括如下步骤：将一块重掺杂的N型宽禁带半导体材料作为衬底，即N+衬底，在其上表面进行同质N型外延形成耐压漂移区，然后在所述耐压漂移区的基础上再进行P型外延形成P型体区外延层，最后在所述P型体区外延层的基础上再进行N型重掺杂外延形成N+源区外延层；由所述耐压漂移区、所述P型体区外延层和所述N+源区外延层形成基体。在所述N+源区外延层的上表面淀积沟槽刻蚀掩蔽膜，形成第一掩膜层；并在所述第一掩膜层的表面进行光刻、刻蚀处理，进而在所述N+源区外延层的中间位置处形成栅区沟槽刻蚀窗口；在所述栅区沟槽刻蚀窗口的位置，对所述基体进行刻蚀，刻蚀到所述耐压漂移区的内部，形成栅区沟槽。在所述栅区沟槽的内壁，进行热氧化或淀积，形成栅氧化层；在所述栅氧化层的内侧，再进行淀积，并通过光刻、刻蚀形成栅电极；在所述栅电极的表面进行钝化层淀积，通过光刻、刻蚀形成栅电极绝缘保护层。在所述N+源区外延层的上表面淀积沟槽刻蚀掩蔽膜,形成第二掩膜层；并在所述第二掩膜层的表面进行光刻、刻蚀处理，进而在所述N+源区外延层的两侧边缘位置处形成肖特基沟槽刻蚀窗口；在所述肖特基沟槽刻蚀窗口的位置，对所述基体进行刻蚀，刻蚀到所述耐压漂移区的内部，形成肖特基沟槽，且所述肖特基沟槽的深度要大于所述栅区沟槽的深度，最终形成沟槽MOSFET。在所述肖特基沟槽的表面进行肖特基势垒金属淀积、退火，形成肖特基二极管；所述沟槽MOSFET与所述肖特基二极管共用金属电极。优选的，作为一种可实施方式，所述P型体区外延层的厚度在0.1μm-1μm之间。优选的，作为一种可实施方式，在所述N+衬底上进行同质N型外延的后期，增加掺杂浓度，形成N1浓掺杂外延层；在所述栅区沟槽刻蚀窗口的位置，对所述基体进行刻蚀时，刻蚀到所述N1浓掺杂外延层的内部，形成所述栅区沟槽。优选的，作为一种可实施方式，在形成所述栅氧化层时，增加所述栅氧化层的底部厚度。相应的，本专利技术还提供了一种MOSFET器件，包括肖特基二极管和沟槽MOSFET；其中，所述沟槽MOSFET由下到上依次包括N+衬底、耐压漂移区、P型体区外延层和N+源区外延层，且每相邻两层之间均紧密接触；所述沟槽MOSFET的上端中间位置开设有栅区沟槽；所述沟槽MOSFET的上端边缘位置开设有肖特基沟槽；所述栅区沟槽和所述肖特基沟槽的底面均位于所述耐压漂移区的内部；所述肖特基沟槽的深度大于所述栅区沟槽的深度。所述沟槽MOSFET还包括栅电极；所述栅电极固定设置在所述栅区沟槽中；所述栅区沟槽与所述栅电极之间存在栅氧化层；所述栅电极高出所述栅区沟槽的部分的外围设置有栅电极绝缘保护层；所述肖特基二极管的下端通过所述肖特基沟槽与所述沟槽MOSFET的上端配合；所述肖特基二极管与所述沟槽MOSFET的源极共用金属电极。优选的，作为一种可实施方式，所述肖特基二极管包括中央沟槽和外凸起部；所述肖特基沟槽与所述外凸起部配合，所述中央沟槽与所述栅电极绝缘保护层配合。优选的，作为一种可实施方式，所述P型体区外延层的厚度在0.1μm-1μm之间。优选的，作为一种可实施方式，所述耐压漂移区的顶面上还设置有N1浓掺杂外延层；所述N1浓掺杂外延层位于所述耐压漂移区与所述P型体区外延层之间。优选的，作为一种可实施方式，所述栅区沟槽的底面位于所述N1浓掺杂外延层中。优选的，作为一种可实施方式，所述栅氧化层的底面厚度大于所述栅氧化层的侧面厚度。与现有技术相比，本专利技术实施例的优点在于：本专利技术提供的一种MOSFET器件的制造方法及其结构，采用宽禁带半导体作为材料，将重掺杂的N型宽禁带半导体材料作为衬底；利用外延技术从衬底的上表面依次进行同质N型外延、P型外延和N型重掺杂外延，由下而上依次形成耐压漂移区、P型体区外延层和N+源区外延层，这使得宽禁带半导体MOSFET器件的掺杂区，全部在外延片外延的过程中进行，克服了宽禁带半导体材料的杂质掺杂、扩散困难的问题，且这种制造方法能够在现有的硅材料功率MOSFET器件的生产线上进行生产，不需购进新设备，从而节约了很大的成本。在进行栅区沟槽和肖特基沟槽的刻蚀过程中，在需要进行刻蚀的基体表面淀积沟槽刻蚀掩蔽膜，尽量保证在对基体进行刻蚀时，不损坏基体其他地方的完整度；之后采用光刻、刻蚀技术依次形成栅区沟槽和肖特基沟槽；其中，栅区沟槽的底部位置要在耐压漂移区内，这样，才能保证沟道的结构质量以及电场屏蔽效果。栅区沟槽形成后，在其内壁上进行热氧化或淀积，形成栅氧化层；之后，在栅氧化层的内侧进行淀积，并在淀积形成的结构上进行光刻、刻蚀形成栅电极；然后，在栅电极的表面进行钝化层淀积，并对钝化层进行光刻、刻蚀形成栅电极绝缘保护层，栅电极绝缘保护层将栅电极在栅区沟槽上部的部分完全包围，使得栅电极与外部结构绝缘，得到最终的沟槽MOSFET。最后在肖特基沟槽上进行肖特基势垒金属淀积及退火，形成肖特基二极管，肖特基二极管对包围在起内部的耐压漂移区的部分区域形成一个屏蔽区。很显然，肖特基沟槽的深度大于栅区沟槽的深度，使得在宽禁带半导体MOSFET器件承载电压的时候，肖特基结对栅区沟槽的底部形成电场屏蔽，进而降低了栅区沟槽底部栅氧化层的电场，改善了栅氧化层的可靠性。另外，肖特基二极管与沟槽MOSFET的源极要共用金属电极。附图说明为了更清楚地说明本专利技术具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发本文档来自技高网...

【技术保护点】
一种MOSFET器件的制造方法，其特征在于，包括如下步骤：将一块重掺杂的N型宽禁带半导体材料作为衬底，即N+衬底，在其上表面进行同质N型外延形成耐压漂移区，然后在所述耐压漂移区的基础上再进行P型外延形成P型体区外延层，最后在所述P型体区外延层的基础上再进行N型重掺杂外延形成N+源区外延层；由所述耐压漂移区、所述P型体区外延层和所述N+源区外延层形成基体；在所述N+源区外延层的上表面淀积沟槽刻蚀掩蔽膜，形成第一掩膜层；并在所述第一掩膜层的表面进行光刻、刻蚀处理，进而在所述N+源区外延层的中间位置处形成栅区沟槽刻蚀窗口；在所述栅区沟槽刻蚀窗口的位置，对所述基体进行刻蚀，刻蚀到所述耐压漂移区的内部，形成栅区沟槽；在所述栅区沟槽的内壁，进行热氧化或淀积，形成栅氧化层；在所述栅氧化层的内侧，再进行淀积，并通过光刻、刻蚀形成栅电极；在所述栅电极的表面进行钝化层淀积，通过光刻、刻蚀形成栅电极绝缘保护层；在所述N+源区外延层的上表面淀积沟槽刻蚀掩蔽膜,形成第二掩膜层；并在所述第二掩膜层的表面进行光刻、刻蚀处理，进而在所述N+源区外延层的两侧边缘位置处形成肖特基沟槽刻蚀窗口；在所述肖特基沟槽刻蚀窗口的位置，对所述基体进行刻蚀，刻蚀到所述耐压漂移区的内部，形成肖特基沟槽，且所述肖特基沟槽的深度要大于所述栅区沟槽的深度，最终形成沟槽MOSFET；在所述肖特基沟槽的表面进行肖特基势垒金属淀积、退火，形成肖特基二极管；所述沟槽MOSFET与所述肖特基二极管共用金属电极。...

【技术特征摘要】
1.一种MOSFET器件的制造方法，其特征在于，包括如下步骤：将一块重掺杂的N型宽禁带半导体材料作为衬底，即N+衬底，在其上表面进行同质N型外延形成耐压漂移区，然后在所述耐压漂移区的基础上再进行P型外延形成P型体区外延层，最后在所述P型体区外延层的基础上再进行N型重掺杂外延形成N+源区外延层；由所述耐压漂移区、所述P型体区外延层和所述N+源区外延层形成基体；在所述N+源区外延层的上表面淀积沟槽刻蚀掩蔽膜，形成第一掩膜层；并在所述第一掩膜层的表面进行光刻、刻蚀处理，进而在所述N+源区外延层的中间位置处形成栅区沟槽刻蚀窗口；在所述栅区沟槽刻蚀窗口的位置，对所述基体进行刻蚀，刻蚀到所述耐压漂移区的内部，形成栅区沟槽；在所述栅区沟槽的内壁，进行热氧化或淀积，形成栅氧化层；在所述栅氧化层的内侧，再进行淀积，并通过光刻、刻蚀形成栅电极；在所述栅电极的表面进行钝化层淀积，通过光刻、刻蚀形成栅电极绝缘保护层；在所述N+源区外延层的上表面淀积沟槽刻蚀掩蔽膜,形成第二掩膜层；并在所述第二掩膜层的表面进行光刻、刻蚀处理，进而在所述N+源区外延层的两侧边缘位置处形成肖特基沟槽刻蚀窗口；在所述肖特基沟槽刻蚀窗口的位置，对所述基体进行刻蚀，刻蚀到所述耐压漂移区的内部，形成肖特基沟槽，且所述肖特基沟槽的深度要大于所述栅区沟槽的深度，最终形成沟槽MOSFET；在所述肖特基沟槽的表面进行肖特基势垒金属淀积、退火，形成肖特基二极管；所述沟槽MOSFET与所述肖特基二极管共用金属电极。2.如权利要求1所述的MOSFET器件的制造方法，其特征在于，所述P型体区外延层的厚度在0.1μm-1μm之间。3.如权利要求1所述的MOSFET器件的制造方法，其特征在于，在所述N+衬底上进行同质N型外延的后期，增加掺杂浓度，形成N1浓掺杂外延层；所述栅区沟槽刻蚀窗口的位置，对...

【专利技术属性】
技术研发人员：左义忠，曹务臣，于博伟，贾国，迟永欣，
申请(专利权)人：吉林华微电子股份有限公司，
类型：发明
国别省市：吉林;22