基于应变硅技术的深耗尽沟道晶体管制造技术

本发明专利技术属于半导体器件结构领域，具体涉及一种基于应变硅技术的深耗尽沟道晶体管及其制备方法。应变硅技术是通过利用硅和锗之间4.2%的晶格差异来发挥作用，能大幅提高空穴和电子迁移率，并增强跨导和驱动电流，可以提高整个硅基CMOS集成电路的速度和集成度，以满足高速、高性能电路的要求。深耗尽沟道能够有效减小随机杂质波动（RDF），从而能够有效降低阈值电压波动、工作电压和功耗。本发明专利技术通过引入应变硅技术和深耗尽沟道，能够有效降低阈值电压波动、工作电压和功耗并大大提高整个晶体管的速度和集成度。

【技术实现步骤摘要】

本专利技术属于半导体器件结构领域，涉及一种晶体管及其制造方法，具体涉及一种基于应变硅技术的深耗尽沟道晶体管及其制造方法。
技术介绍
随着集成电路产业的不断发展，以CMOS (互补金属氧化物半导体)器件等比例缩小为动力的硅基集成电路技术已经迈入纳米尺寸，并将继续遵循摩尔定律进一步缩小器件尺寸，以满足芯片微型化、高密度化、高速化和系统集成化的要求。但是，进一步缩小晶体管的尺寸也面临着诸多难题。难题之一是载流子迁移率的退化和速度饱和效应，会导致器件频率特性不理想，难以满足超高速电路的要求。尽管砷化镓(GaAs)基化合物器件频率特性优越，但其成本高、机械强度低、散热性能不好、大直径单晶制备困难等因素制约了它的广泛应用和发展。难题之二是短沟道器件阈值电压对沟道长度的变化非常敏感。当沟道长度减小到一定程度后，源、漏结的耗尽区在整个沟道中所占的比重增大，栅氧化层下面的硅表面形成反型层所需的电荷量减小，因而阈值电压减小，同时衬底内耗尽区沿沟道宽度侧向展宽部分的电荷使阈值电压增加。当沟道宽度减小到与耗尽层宽度同一量级时，阈值电压增加变得十分显著，从而工作电压也要随之增大，会导致功耗大大增加。
技术实现思路
本专利技术的目的在于提出一种基于应变娃技术的深耗尽沟道晶体管，能大幅提闻空穴和电子迁移率，增强跨导和驱动电流，并能够有效降低阈值电压波动、工作电压和功耗。本专利技术提供的一种基于应变硅技术的深耗尽沟道晶体管，具体包括: 一个娃衬底； 在所述硅衬底上形成的锗硅层； 在所述锗娃层之上形成的未掺杂的应变娃层； 在所述应变硅层之上形成的栅氧化层； 在所述栅氧化层之上形成的多晶硅栅极； 在所述多晶硅栅极的两侧形成的栅极侧墙； 在所述锗硅层内形成的重掺杂的屏蔽区； 在所述锗硅层内、所述屏蔽区之上形成的轻掺杂的阈值电压设定区； 所述的未掺杂的应变硅层作为晶体管的沟道区； 在所述应变硅层和所述锗硅层内、所述多晶硅栅极的两侧分别形成有晶体管的源区和漏区； 在所述应变硅层、所述锗硅层和硅衬底内、所述源区和所述漏区的非栅极侧形成有浅槽隔离区。如上所述的基于应变硅技术的深耗尽沟道晶体管，所述的锗硅层包括一层线性渐变的锗硅缓冲层和和一层锗组分固定的弛豫锗硅层。进一步地，本专利技术还提出了上述基于应变硅技术的深耗尽沟道晶体管的制造方法，包括: 在提供的娃衬底上生长一层锗娃层； 在硅衬底及形成的锗硅层内进行阱注入； 通过离子注入在所述锗硅层内形成重掺杂的屏蔽区； 通过离子注入在所述锗硅层内所述重掺杂的屏蔽区之上形成轻掺杂的阈值电压设定区； 在所述锗硅层之上外延生长一层未掺杂的应变硅层作为器件的沟道区； 在所述未掺杂的应变硅层、所述锗硅层、所述硅衬底内形成浅槽隔离区； 在所述未掺杂的应变硅层之上形成栅氧化层； 在所述栅氧化层之上形成多晶硅栅极； 在所述多晶硅栅极的两侧形成栅极侧墙； 在所述未掺杂的应变硅层、所述锗硅层内、所述多晶硅栅极的两侧形成器件的源区和漏区。如上所述的基于应变硅技术的深耗尽沟道晶体管的制造方法，所述的在硅衬底上生长一层锗硅层的过程具体包括先在硅衬底上生长一层线性渐变的锗硅缓冲层，再在所形成锗硅缓冲层之上外延生长一层锗组分固定的弛豫锗硅层。应变硅技术是通过利用硅和锗之间4.2%的晶格差异来发挥作用，能大幅提高空穴和电子迁移率，并增强跨导和驱动电流，可以提高整个硅基CMOS集成电路的速度和集成度，以满足高速、高性能电路的要求。深耗尽沟道能够有效减小随机杂质波动(RDF)，从而能够有效降低阈值电压波动、工作电压和功耗。本专利技术通过引入应变硅技术和深耗尽沟道，能够有效降低阈值电压波动、工作电压和功耗并大大提高整个晶体管的速度和集成度。附图说明图1为应变硅技术的锗硅弛豫缓冲层结构。图2为深耗尽沟道晶体管的截面图。图3为本专利技术所公开的基于应变硅技术的深耗尽沟道晶体管的一个实施例的截面图。图4至图10为本专利技术所公开的基于应变硅技术的深耗尽沟道晶体管的制造方法的一个实施例的工艺流程图。具体实施例方式下面结合附图与具体实施方式对本专利技术作进一步详细的说明，在图中，为了方便说明，放大或缩小了层和区域的厚度，所示大小并不代表实际尺寸。尽管这些图并不能完全准确的反映出器件的实际尺寸，但是它们还是完整的反映了区域和组成结构之间的相互位置，特别是组成结构之间的上下和相邻关系。应变硅技术的具体方法是通过在硅衬底上生长弛豫锗硅层，然后在弛豫锗硅层上面生长应变硅层。硅原子晶格常数与弛豫锗硅层的晶格常数达到匹配时，硅原子受到拉伸，形成双轴张应力。图1a为典型的应变锗硅弛豫缓冲层的基本结构，包括在硅衬底201之上形成的锗硅层200，锗硅层200包括一层线性渐变锗硅缓冲层(锗组分从O — χ,0<χ<1)221和一层锗组分固定的弛豫锗硅层(锗组分x)222，在锗硅层200之上形成有一层未掺杂的应变硅层204。图1b是应变锗硅弛豫缓冲层结构中由硅原子和锗原子的晶格失配产生双轴张应力的示意图。应变硅技术是通过利用材料硅和锗之间4.2%的晶格差异来发挥作用，能大幅提高空穴和电子迁移率，并增强跨导和驱动电流，可以提高整个硅基CMOS集成电路的速度和集成度，以满足高速、高性能电路的要求。深耗尽沟道晶体管的基本结构如图2所示，包括在硅衬底200之上形成的栅氧化层209，在栅氧化层209之上形成的多晶硅栅极210，在多晶硅栅极210的两侧形成的栅极侧墙211，在硅衬底200内栅极210的两侧形成的源区212和漏区213，在硅衬底200内、源区212和漏区213的非栅极侧形成有浅槽隔离区域208，深耗尽沟道晶体管的沟道由下至上分别是重掺杂的屏蔽区202、轻掺杂的阈值电压设定区203和未掺杂区207。屏蔽区202起屏蔽电荷并设定耗尽区深度的作用，利用其基体效应能够通过偏压动态调节阈值电压。阈值电压设定区203用于设定晶体管的阈值电压而不影响载流子的迁移率，该区也能改善传统晶体管的阈值电压分布。未掺杂区207去除了沟道中的杂质，在栅极加偏压时形成深耗尽沟道，这能够减小随机杂质波动，从而降低工作电压、降低功耗，并能够通过提高载流子迁移率以增加有效电流。本专利技术所提出的基于应变硅技术的深耗尽沟道晶体管结构如3所示，是将深耗尽沟道的重掺杂的屏蔽区202和轻掺杂的阈值电压设定区203形成于应变硅技术的锗硅层内，并将未掺杂应变娃层作为深耗尽沟道的未掺杂区。由于同时引入了应变娃技术和深耗尽沟道，因此能够有效降低晶体管的阈值电压波动、工作电压和功耗并大大提高整个晶体管的速度和集成度。本专利技术所提出的基于应变硅技术的深耗尽沟道晶体管结构可以通过很多方法制造，以下所述叙述的是本专利技术所公开的如图3所示的基于应变硅技术的深耗尽沟道的制造方法的一个实施例。首先，如图4所示，在提供的硅衬底201上生长一层锗硅层200，具体过程包括先在硅衬底201上生长一层线性渐变的锗硅缓冲层221，再在所形成锗硅缓冲层221之上外延生长一层锗组分固定的弛豫锗硅层222。接下来，在硅衬底201及其所形成的锗硅层200内进行阱注入，然后通过离子注入工艺在所形成的锗硅层200内依次形成重掺杂的屏蔽区202和轻掺杂阈值电压设定区203，如图5所示。接下来，在所形成的锗硅层200之上外延生长一层未本文档来自技高网...

【技术保护点】
一种基于应变硅技术的深耗尽沟道晶体管，包括：一个硅衬底；在所述硅衬底上形成的锗硅层；在所述锗硅层之上形成的未掺杂的应变硅层；在所述应变硅层之上形成的栅氧化层；在所述栅氧化层之上形成的多晶硅栅极；在所述多晶硅栅极两侧形成的栅极侧墙；其特征在于，在所述锗硅层内形成有重掺杂的屏蔽区；在所述锗硅层内、所述屏蔽区之上形成有轻掺杂的阈值电压设定区；所述的未掺杂的应变硅层作为晶体管的沟道区；在所述应变硅层和所述锗硅层内、所述多晶硅栅极的两侧分别形成有晶体管的源区和漏区；在所述应变硅层、所述锗硅层和硅衬底内、所述源区和所述漏区的非栅极侧形成有浅槽隔离区。

【技术特征摘要】

【专利技术属性】
技术研发人员：孙清清，郑珊，王鹏飞，杨雯，张卫，周鹏，
申请(专利权)人：复旦大学，
类型：发明
国别省市：