功率用半导体装置及其制造方法制造方法及图纸

一种功率用半导体装置，具备具有场板电极的沟槽栅构造，能够降低栅极-源极间电容。功率用半导体装置具备：第一导电型的第一半导体层（2）、场绝缘膜（6）、场板电极（7）、第一绝缘膜（8）、导电体（9）、第二绝缘膜（11）、栅极绝缘膜（10）以及栅电极（12）。场板电极（7）隔着场绝缘膜（6）设置在第一半导体层（2）的沟槽（5）内。第一绝缘膜（8）设置在场板电极（7）上，与场绝缘膜（6）一起包围场板电极（7）。导电体（9）设置在第一绝缘膜（8）上，与场板电极（7）绝缘。栅电极（12）设置在场绝缘膜（6）的上端上，隔着第二绝缘膜（11）与导电体邻接，并隔着栅极绝缘膜（10）设置在沟槽（5）内。

【技术实现步骤摘要】

本专利技术的实施方式涉及一种。
技术介绍
功率用半导体装置被用作便携式个人电脑、家电产品、通信设备以及服务器等的电源部的开关元件。该功率用半导体装置主要是MOSFET (Metal Oxide SemiconductorField Effect Transistor:金属氧化物半导体场效应晶体管)，而根据用途，有IGBT(Insulated Gate Bipolar Transistor:绝缘栅双极型晶体管)或 IEGT (InjectionEnhanced Gate Transistor:电子注入增强栅晶体管)等。在该功率用半导体装置中，在寻求耐压的同时，为了降低导通损失而寻求低导通电阻。并且，为了降低开关损失，还寻求低输入电容。导通电阻Rm是漂移层的电阻与沟道层的电阻的和。为了在维持耐压的同时降低漂移层的电阻，而使用在沟槽内设置有栅电极的沟槽栅构造。尤其，使沟槽在漂移层中较深地延伸，并在栅电极的下部的沟槽内设置具有源极电位的场板电极。通过该场板电极，耗尽层容易从P型基底层向n型漂移层延伸，可以在维持耐压的同时使漂移层成为低电阻。输入电容Ciss是栅极-源极间电容Cgs与栅极-漏极间电容Cgd的和。在具有上述场板电极的沟槽栅构造中，栅极-漏极间电容Cgd与栅极-源极间电容Cgs相比小到可以无视。但是栅极-源极间电容Cgs除了由栅电极和P型基底层之间的栅极绝缘膜引起的电容以外，还具有由栅电极和场板电极之间的绝缘膜引起的电容。因此，在上述沟槽栅构造中，与未设置场板电极的通常的沟槽栅构造相比，栅极-源极间电容Cgs变大了。为了开关损失的进一步降低，需要降低栅电极和场板电极之间的栅极-源极间电容Cgs。
技术实现思路
专利技术要解决的技术问题在功率用半导体装置中，降低栅极-源极间电容。用于解决技术问题的手段本专利技术的实施方式的半导体装置具备:第一导电型的第一半导体层、场绝缘膜、场板电极、第一绝缘膜、导电体、第二绝缘膜、栅极绝缘膜、栅电极、第二导电型的第二半导体层、第一导电型的第三半导体层、层间绝缘膜、第一电极以及第二电极。第一半导体层具有第一面和与所述第一面相反侧的第二面。场绝缘膜设置在从第一半导体层的第一面向第一半导体层中延伸的沟槽内，具有与第一面相比向第二面侧后退的上端。场板电极隔着场绝缘膜设置在比沟槽内的场绝缘膜的上端靠近第二面侧。第一绝缘膜设置在场板电极上，与场绝缘膜一起包围场板电极。导电体设置在第一绝缘膜上，朝向第一半导体层的第一面延伸，与场板电极绝缘。第二绝缘膜覆盖导电体并与场绝缘膜一起使导电体与外部绝缘。栅极绝缘膜设置在场绝缘膜的上端的上部的沟槽的侧壁上。栅电极设置在场绝缘膜的上端上，隔着第二绝缘膜与导电体邻接，并隔着栅极绝缘膜设置在沟槽内。第二半导体层设置在第一半导体层的第一面，隔着栅极绝缘膜与栅电极邻接。第三半导体层选择性地设置在第二半导体层的面上并隔着栅极绝缘膜与栅电极邻接，具有比第一半导体层的第一导电型杂质浓度更高的第一导电型杂质浓度。层间绝缘膜设置在栅电极和导电体上。第一电极与第一半导体层的第二面电连接。第二电极与第二半导体层、第三半导体层及场板电极电连接。附图说明图1是第一实施方式的功率用半导体装置的主要部分示意性剖视图。图2是比较例的功率用半导体装置的主要部分示意性剖视图。图3 (a)、(b)是表示第一实施方式的功率用半导体装置的制造方法的一部分的主要部分示意性剖视图。图4 (a)、(b)是表示第一实施方式的功率用半导体装置的制造方法的一部分的主要部分示意性剖视图。图5 (a)、(b)是表示第一实施方式的功率用半导体装置的制造方法的一部分的主要部分示意性剖视图。图6 (a)、(b)是表示第一实施方式的功率用半导体装置的制造方法的一部分的主要部分示意性剖视图。图7 (a)、(b)是表示第一实施方式的功率用半导体装置的制造方法的一部分的主要部分示意性剖视图。具体实施例方式以下，参照附图对本专利技术的实施方式进行说明。在实施方式的说明中使用的附图是用来使说明变得容易的示意性的图，图中的各要素的形状、尺寸、大小关系等在实际的实施中未必限定于图示那样，在能够得到本专利技术的效果的范围内能够适当变更。设第一导电型为n型、第二导电型为p型而进行说明，但也可以分别设为其相反的导电型。作为半导体，以硅为一例进行说明，但也能够应用SiC或GaN等化合物半导体。作为绝缘膜，以氧化硅为一例进行说明，但也可以使用氮化硅、氮氧化硅等其它绝缘体。在将n型的导电型表述为n+、n、n_的情况下，n型杂质浓度以该顺序变低。在p型中也同样，p型杂质浓度以p+、p、P_的顺序变低。沟槽栅型的功率用半导体装置以MOSFET为例进行说明，但本专利技术的各实施方式对IGBT或IEGT等也能够适用。此外，本实施方式的说明中的“上”及“下”意味着从纸面方向观察附图时的上下关系。(第一实施方式)使用图1及图2对本专利技术的第一实施方式的功率用半导体装置、即M0SFET100进行说明。图1是第一实施方式的M0SFET100的主要部分示意性剖视图。图2是比较例的MOSFET的主要部分示意性剖视图。如图1所示，本实施方式的M0SFET100具备:n+型漏极层l、rT型漂移层2、场绝缘膜(field isolation film)6、场板电极7、第一绝缘膜8、导电体9、第二绝缘膜11、栅极绝缘膜10、栅电极12、p型基底层3、n+型源极层4、层间绝缘膜13、漏电极14、源电极15。n+型漏极层1、n_型漂移层2、p型基底层3及n+型源极层4例如是由硅构成的半导体层。n_型漂移层2具有第一面和与所述第一面相反侧的第二面。n+型漏极层I与n_型漂移层2的第二面侧电连接地设置。沟槽5设置为从n_型漂移层2的第一面向n_型漂移层2中延伸。场绝缘膜6设置在沟槽5内，沿着沟槽5的内侧的面形成。场绝缘膜6在沟槽5的对置的两侧的侧壁上，分别具有比n_型漂移层2的第一面向第二面侧后退的上端。场绝缘膜6例如为氧化硅(SiO2),但也可以是氮化硅(SiN)、氮氧化硅(SiNO)或者氧化铝(Al2O3)等。场绝缘膜6为了缓和沟槽5的前端和n_型漂移层2的界面处的电场集中而被设计得比较厚，例如形成得比后述的栅极绝缘膜10厚。场板电极7隔着场绝缘膜6设置在比沟槽5内的场绝缘膜6的上端靠近n_型漂移层2的第二面侧。即，场板电极7埋入场绝缘膜6内。场板电极7为导电性的材料即可，例如能够使用导电性的多晶硅。也可以使用钨或硅化钛等代替多晶硅。第一绝缘膜8设置在场板电极7上,与场绝缘膜6 —起包围场板电极7。第一绝缘膜8与场绝缘膜6同样，可以为氧化硅，但也可以为其它的氮化硅、氮氧化硅或氧化铝等绝缘膜。导电体9设置在第一绝缘膜8上,朝向rT型漂移层2的第一面延伸，并与场板电极7绝缘。导电体9在未图示的区域与后述的栅电极12电连接。或者，导电体9也可以通过第一绝缘膜8、场绝缘膜6及后述的第二绝缘膜11与周围完全绝缘，不赋予固定电位而为浮置(floating)状态。导电体9可以为与场板电极7相同的材料，例如为导电性的多晶硅，但也可以是其它材料。第二绝缘膜11与场绝缘膜6 —起包围导电体9，使导电体9与外部绝缘(导电体9与栅电极12电连接的情况除外)。栅极绝缘膜10设置在比场绝缘膜6的上端靠近上部本文档来自技高网...

【技术保护点】
一种功率用半导体装置，其特征在于，具备：第一导电型的第一半导体层，具有第一面和与所述第一面相反侧的第二面；场绝缘膜，设置在从所述第一半导体层的所述第一面向所述第一半导体层中延伸的沟槽内，具有与所述第一面相比向所述第二面侧后退的上端；场板电极，隔着所述场绝缘膜设置在比所述沟槽内的所述场绝缘膜的所述上端靠近所述第二面侧；第一绝缘膜，设置在所述场板电极上，与所述场绝缘膜一起包围所述场板电极；导电体，设置在所述第一绝缘膜上，朝向所述第一半导体层的所述第一面延伸，与所述场板电极绝缘；第二绝缘膜，覆盖所述导电体，和所述场绝缘膜一起使所述导电体与外部绝缘；栅极绝缘膜，设置于所述场绝缘膜的所述上端的上部的所述沟槽侧壁；栅电极，设置在所述场绝缘膜的所述上端上，隔着所述第二绝缘膜与所述导电体邻接，并隔着所述栅极绝缘膜设置在所述沟槽内；第二导电型的第二半导体层，设置在所述第一半导体层的所述第一面，隔着所述栅极绝缘膜与所述栅电极邻接；第一导电型的第三半导体层，选择性地设置在所述第二半导体层的上表面，隔着所述栅极绝缘膜与所述栅电极邻接，具有比所述第一半导体层的第一导电型杂质浓度更高的第一导电型杂质浓度；层间绝缘膜，设置在所述栅电极和所述导电体上；第一电极，与所述第一半导体层的所述第二面电连接；以及第二电极，与所述第二半导体层、所述第三半导体层及所述场板电极电连接，所述导电体与所述栅电极电连接，所述第一绝缘膜设置于比所述场绝缘膜的所述上端更靠近所述第一半导体层的所述第二面侧，所述第二半导体层的底部设置于比所述场绝缘膜的所述上端更靠近所述第一半导体层的所述第一面侧，所述场绝缘膜的所述上端是夹持所述导电体的一对上端，所述栅电极是夹持所述导电体的一对栅电极，所述第二半导体层和所述第三半导体层是夹持所述导电体和所述一对栅电极的一对第二半导体层和一对第三半导体层，在所述第一半导体层和所述第一电极之间，还设置有第二导电型的第四半导体层。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：小林仁，
申请(专利权)人：株式会社东芝，
类型：发明
国别省市：