本发明专利技术提供了一种半导体存储单元、制造方法及存储阵列，其基于FinFET结构利用形成的十字型栅极、封闭的条状有源区，且栅极通过电荷存储复合层与有源区形成接触巧妙的构造了一种半导体存储单元，其制造方法能与现有工艺相适应，可实现大规模的工业生产，并将该半导体存储单元中，以栅极轴对称的存储位置并联形成存储阵列，实现了每个半导体存储单元的2-bit存储，进而不需要为源漏极另设焊盘，缩小了存储单元的体积。
【技术实现步骤摘要】
本专利技术涉及半导体存储器领域，尤其涉及一种半导体存储单元、制作方法及其存储单元阵列。
技术介绍
随着半导体技术的发展，作为其发展标志之一的金属氧化物半导体晶体管(MOSFET)的特征尺寸一直遵循摩尔定律不断缩小。为了适应集成电路小型化和高性能的要求，近些年来，三维集成技术得到广泛重视，以MOS为例，即发展出水平多面栅结构、纵向多面栅结构等三维结构。三维结构的多面栅MOSFET可根据栅与衬底平行或是垂直的位置关系直观的分为水平多面栅MOSFET (Planar DG)以及纵向多面栅M0SFET。另外，根据电流流向与衬底的关系纵向多面栅MOSFET又分为FinFET(FinField-effecttransistor,鳍式场效晶体管)结构(电流方向平行于衬底)和Sidewall结构(电流方向垂直于衬底)。作为半导体存储单元基础，三维MOS结构的发展也使得半导体存储单元形成三维结构。如利用FinFET结构，CN1751392A公开了一种鳍式场效应晶体管存储单元、鳍式场效应晶体管存储单元配置及制造鳍式场效应晶体管存储单元的方法，其将鳍式场效应晶体管为基础的存储单元的电荷存储层配置在栅极区域与该栅极区域上的字线区域间，利用源极侧或漏极侧注入的方式进行对电荷存储层编程，实现了三维结构的半导体存储单元。再如，Jiunn-RenHwang, et al.在其所著 20nm Gate Bulk-FinFET SONOS Flash中，提出了另一种利用FinFET结构形成的SONOS半导体存储单元，其存储单元的栅极宽度降到20nm以下。但是上述的三维FinFET半导体存储单元由于其特征线宽已降到20nm及以下工艺节点，难于大规模生产，且根据上述结构形成的FinFET存储单元其源漏极为了满足在进行存储单元读取时的电流，要在源/漏极处形成用于集成电路互联的焊盘，而焊盘则会影响存储单元的体积与尺寸。
技术实现思路
本专利技术提供了一种半导体存储单元及其制造方法，可实现大批量生产工艺，避免现有FinFET存储单元中焊盘影响存储单元的体积与尺寸。本专利技术采用的技术手段如下:一种半导体存储单元，其特征在于，包括设置在半导体基底上的STI层，以及设置在所述STI层一个栅极区，所述栅极区由垂直交叉的两条条状栅极构成；四个源/漏极区，所述每个源/漏极区与其临近的两个源/漏极区分别以所述两条栅极为对称轴呈轴对称分布；四条条状半导体鳍状物，所述四条条状半导体鳍状物依次连接四个源/漏极区，形成封闭的条状有源区，所述封闭的条状有源区将所述STI层分隔为封闭条状有源区内的STI层部分和封闭条状有源区外的STI层部分，且所述每条条状栅极分别自交叉点向所述封闭的条状有源区外延伸，并通过电荷存储复合层与所述有源区形成接触。进一步，所述封闭的条状有源区呈正方形。进一步，所述封闭的条状有源区宽度和厚度均为40nm。进一步，所述电荷存储复合层包括从所述有源区至栅极区依次设置的隧道氧化物层、氮化物层和阻挡氧化物层。进一步，所述隧道氧化物层的厚度为3nm，氮化物层的厚度为4nm，阻挡氧化物层的厚度为4nm。进一步，所述氮化物层的材料为SiN。进一步，所述电荷存储复合层包括从源极区至栅极依次设置的隧道氧化物层、浮栅层和阻挡氧化物层。本专利技术还提供了一种半导体存储单元的形成方法，包括:提供半导体基底，并在所述半导体基底上刻蚀形成封闭的条状半导体鳍状物；在所述生成有封闭的条状半导体鳍状物的半导体基底上沉积氧化物，并进行化学机械研磨以露出所述封闭的条状半导体鳍状物，以形成STI层，且所述封闭的条状半导体鳍状物将所述STI层分隔为封闭的条状半导体鳍状物内的STI层部分和封闭的条状半导体鳍状物外的STI层部分；通过干法刻蚀对STI层进行刻蚀，以与所述封闭的条状半导体鳍状物形成台阶；对所述封闭的条状半导体鳍状物进行离子注入形成封闭的条状有源区；在所述STI层及所述封闭的条状半导体鳍状物上沉积形成电荷存储复合层；刻蚀去除所述STI层上的所述电荷存储复合层；在所述STI层及所述条状半导体鳍状物上电荷存储复合层之上沉积多晶硅，并平坦化；刻蚀所述多晶硅，以形成包括垂直交叉的两条条状栅极的栅极区，且所述每条条状栅极分别自交叉点向所述封闭的条状有源区外延伸；在所述封闭的条状半导体鳍状物上分别选取四个离子注入区，所述每个离子注入区与其临近的两个离子注入区分别以所述两条栅极为对称轴呈轴对称分布，对所述四个离子注入区进行离子注入形成源/漏极。进一步，形成封闭的条状半导体鳍状物的步骤包括:在半导体基底上生成图案化的第一光刻胶，所述图案化的第一光刻胶掩膜具有封闭的条状形状；以所述图案化的第一光刻胶作为掩膜对半导体基底进行干法刻蚀；去除所述图案化的光刻胶。进一步，所述封闭的条状半导体鳍状物为正方形。进一步，所述台阶宽度和厚度均为40nm。进一步，所述电荷存储复合层包括从所述有源区至栅极区依次设置的隧道氧化物层、氮化物层和阻挡氧化物层。进一步，所述隧道氧化物层的厚度为3nm，氮化物层的厚度为4nm，阻挡氧化物层的厚度为4nm。进一步，利用低压化学汽相沉积SiN形成所述氮化物层。进一步，所述刻蚀所述多晶硅，形成包括垂直交叉的两条条状栅极的栅极区包括:在所述平坦化的多晶硅上形成图案化的第二光刻胶，所述图案化的第二光刻胶为垂直交叉的两条状光刻胶，且每条光刻胶分别自交叉点向所述封闭的条状有源区外延伸；以所述图案化的第二光刻胶为掩膜干法刻蚀所述平坦化的多晶硅。进一步，在形成栅极区后，在形成源/漏极之前，还包括:在所述每个离子注入区通过离子注入形成轻掺杂源/漏区；利用离子注入在所述每个离子注入区形成袋形离子注入区；快速热退火。进一步，所述电荷存储复合层包括从源极区至栅极依次设置的隧道氧化物层、浮栅层和阻挡氧化物层。本专利技术还提供了一种半导体存储单元阵列，包括多个成横纵阵列排布的半导体存储单元、多个位线及多个字线，其特征在于，所述半导体存储单元包括设置在半导体基底上的STI层，以及设置在所述STI层一个栅极区，所述栅极区由垂直交叉的第一、第二两条条状栅极构成；四个源/漏极区，所述每个源/漏极区与其临近的两个源/漏极区分别以所述两条栅极为对称轴呈轴对称分布，且第一源/漏极区与第二源/漏极区以所述第一栅极呈轴对称设置，第二源/漏极区与第三源/漏极区以所述第二栅极呈轴对称设置，第三源/漏极区与第四源/漏极区以所述第一栅极呈轴对称设置；四条条状半导体鳍状物，所述四条条状半导体鳍状物依次连接四个源/漏极区，形成封闭的条状有源区，所述封闭的条状有源区将所述STI层分隔为封闭条状有源区内的STI层部分和封闭条状有源区外的STI层部分，且所述每条条状栅极分别自交叉点向所述封闭的条状有源区外延伸，并通过电荷存储复合层与所述有源区形成接触；每纵列所述存储单元的第一栅极形成一条字线，每横列所述存储单元的第二栅极形成一条字线；每横列所述存储单元的第一和第二源/漏极区形成一条位线，第三和第四源/漏极区形成一条位线；每纵列所述存储单元的第一和第四源/漏极区形成一条位线，第二和第三源/漏极区形成一条位线。本专利技术通过结构上的改变，实现了一种崭新结构的半导体存储单元中，其制造方法能与现有工艺相适应，可实现大规模的工业生产，并且，利用上述设置的半导体存本文档来自技高网...
【技术保护点】
一种半导体存储单元，其特征在于，包括设置在半导体基底上的STI层，以及设置在所述STI层一个栅极区，所述栅极区由垂直交叉的两条条状栅极构成；四个源/漏极区，所述每个源/漏极区与其临近的两个源/漏极区分别以所述两条栅极为对称轴呈轴对称分布；四条条状半导体鳍状物，所述四条条状半导体鳍状物依次连接四个源/漏极区，形成封闭的条状有源区，所述封闭的条状有源区将所述STI层分隔为封闭条状有源区内的STI层部分和封闭条状有源区外的STI层部分，且所述每条条状栅极分别自交叉点向所述封闭的条状有源区外延伸，并通过电荷存储复合层与所述有源区形成接触。
【技术特征摘要】
【专利技术属性】
技术研发人员：凌龙，陈荣堂，张传宝，邓霖，黄军，
申请(专利权)人：中芯国际集成电路制造上海有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。