一种表面沟道场效应晶体管及其制造方法技术

本发明专利技术公开了一种表面沟道场效应晶体管，包括：P型衬底上部形成有P阱和N阱，P阱上部两侧形成有N型源漏区，N阱上部两侧形成有P型源漏区；P型源漏区和N型源漏区旁侧形成有场氧区，P型源漏区和N型源漏区被场氧区隔离；P阱上方形成有栅氧化层、第一N+多晶硅层、第二N+多晶硅层和硅化钨层，P阱上方的栅氧化层、第一N+多晶硅层、第二N+多晶硅层和硅化钨层两侧形成有侧墙；N阱上方形成有栅氧化层、N-多晶硅层、第二N+多晶硅层和硅化钨层，N阱上方的栅氧化层、N-多晶硅、第二N+多晶硅层和硅化钨层两侧形成有侧墙。本发明专利技术还公开了一种表面沟道场效应晶体管的制造方法。本发明专利技术的场效应晶体管，在具备低阈值电压的同时具有稳定的电学性能。

【技术实现步骤摘要】

本专利技术涉及半导体制造领域，特别是涉及一种表面沟道场效应晶体管。本专利技术还涉及一种面沟道场效应晶体管的制造方法。
技术介绍
便携器件需要利用深亚微米CMOS (互补金属氧化物半导体)电路低工作电压，节省功耗的特性。由于CMOS器件工作电压的降低，要求器件具有与之相对应较低的阈值电压并同时维持良好的电学特性。现有的CMOS器件主要有埋沟器件和表面沟道器。埋沟器件与表面沟道器件相比由于表面散射较低而具有较高的少子迁移率，具有较低的阈值电压。但是埋沟器件存在以下一些缺点:一、电流通道远离界面，减小了器件的跨导，这一效应抵消了较高少子迁移率带来的优势。二、在埋沟器件中，一些两维效应的影响更为显著，例如DIBL(漏端电压引起的势垒降低)效应，随沟道长度减小而发生的阈值电压降低以及源漏穿通等。表面沟道器件与埋沟器件相比具有更好的电学性能，更适合于深亚微米CMOS技术。低阈值电压表面沟道器件研发中的关键问题在于PMOS晶体管栅电极材料的选择。P型多晶硅栅极的表面沟道器件虽然能够达到较低的阈值电压水平，但面临电流驱动能力下降和栅氧稳定性等问题。由于硼杂质在硅化钨中的固溶度大，容易扩散到其中硅化钨。P型多晶硅作为栅电极的表面沟道PM0SFET (P型金属氧化层半导体场效晶体管)对于硼穿通的发生特别敏感。P型多晶硅栅极中的硼杂质能够扩散进入薄栅氧化层并最终到达MOS晶体管的沟道区域，从而使晶体管的电学性能发生改变，包括阈值电压漂移，电容-电压曲线变形，漏电流增加以及栅氧化层可靠性降低等等，而常规N型多晶硅栅极的表面沟道PMOS晶体管阈值电压偏高，不适合应用于深亚微米CMOS电路。
技术实现思路
本专利技术要解决的技术问题是提供一种表面沟道场效应晶体管，在具备低阈值电压的同时具有稳定的电学性能。为解决上述技术问题，本专利技术的表面沟道场效应晶体管，包括:P型衬底上部形成有并列的P阱和N阱，P阱上部两侧形成有N型源漏区，N阱上部两侧形成有P型源漏区；P型源漏区和N型源漏区旁侧形成有场氧区，P型源漏区和N型源漏区被场氧区隔离；P阱上方顺序形成有栅氧化层、第一 N+多晶硅层、第二 N+多晶硅层和硅化钨层，P阱上方的栅氧化层、第一 N+多晶硅层、第二 N+多晶硅层和硅化钨层两侧形成有侧墙；N阱上方顺序形成有栅氧化层、N-多晶硅层、第二 N+多晶硅层和硅化钨层，N阱上方的栅氧化层、N-多晶硅、第二 N+多晶硅层和硅化钨层两侧形成有侧墙。所述第二 N+多晶硅层具有砷离子。所述N阱具有磷或砷离子。所述P阱具有硼离子。一种表面沟道场效应晶体管的制作方法，包括:(I)在P型衬底上刻蚀制作场氧区；(2)向场氧区填入氧化硅，进行化学机械抛光；(3)注入P型离子、N型离子形成P阱、N阱；(4)生长栅氧化层；(5)在栅氧化层上淀积N-多晶硅层；(6)在P阱上方的N-多 晶硅层进行N离子注入，形成第一 N+多晶硅层；(7)淀积重掺杂多晶硅层形成第二 N+多晶硅层，淀积硅化钨层；(8)光刻、刻蚀制作多晶硅栅极；(9)淀积氧化硅，干刻形成侧墙；(10)在P阱中注入N型离子形成N型源漏区，在N阱中注入P型离子形成P型源漏区。实施步骤(3)时，注入硼形成P阱，注入磷或砷形成N阱。实施步骤(6)时，采用剂量为IeHcnT2至lel6cnT2，能量为2KeV至50KeV。实施步骤(7)时，掺杂砷离子。本专利技术场效应晶体管的N型多晶硅栅电极中，随着N型杂质浓度的增加，费米能级从禁带中线逐渐移向导带底方向。N型杂质浓度越大，费米能级位置越高。N型杂质浓度水平的高低决定了费米能级的位置，进一步影响了栅电极与衬底之间的功函数之差。轻掺杂的N型多晶硅层与重掺杂的N型多晶硅层相比，由于其功函数较高，栅极与器件沟道区域的功函数之差小，使得两者之间的接触电位差减小，从而使得器件表面出现强反型所需要的阈值电压降低，重掺杂的多晶硅层能与硅化钨层形成良好的欧姆接触。本专利技术的表面沟道场效应晶体管，在具备低阈值电压的同时具有稳定的电学性能。附图说明下面结合附图与具体实施方式对本专利技术作进一步详细的说明:图1是本专利技术场效应晶体管的示意图。图2是本专利技术制造方法的流程图。图3是本专利技术制造方法的示意图一，显示步骤(I)生成的器件。图4是本专利技术制造方法的示意图二，显示步骤(2)生成的器件。图5是本专利技术制造方法的示意图三，显示步骤(3)生成的器件。图6是本专利技术制造方法的示意图四，显示步骤⑷生成的器件。图7是本专利技术制造方法的示意图五，显示步骤(5)生成的器件。图8是本专利技术制造方法的示意图六，显示步骤(6)生成的器件。图9是本专利技术制造方法的示意图七，显示步骤(7)生成的器件。图10是本专利技术制造方法的示意图八，显示步骤⑶生成的器件。图11是本专利技术制造方法的示意图九，显示步骤(9)生成的器件。附图标记说明101是P型衬底 102是场氧区103 是 P 阱104 是 N 阱105是栅氧化层106是N-多晶娃层107是第一 N+多晶娃层 108是第二 N+多晶娃层109是侧墙110是N型源漏区111是P型源漏区112是硅化钨层。具体实施例方式如图1所示，本专利技术的表面沟道场效应晶体管，包括:P型衬底101上部形成有并列的P阱103和N阱104，P阱103上部两侧形成有N型源漏区110，N阱104上部两侧形成有P型源漏区111 #型源漏区111和N型源漏区110旁侧形成有场氧区102，P型源漏区111和N型源漏区110被场氧区102隔离；P阱103上方顺序形成有栅氧化层105、第一 N+多晶娃层107、第二 N+多晶娃层108和娃化鹤层112,P阱103上方的栅氧化层105、第一 N+多晶硅层107、第二 N+多晶硅层108和硅化钨层112两侧形成有侧墙109 ；N阱104上方顺序形成有栅氧化层105、N-多晶硅层106、第二 N+多晶硅层108和硅化钨层112，N阱104上方的栅氧化层105、N-多晶硅106、第二 N+多晶硅层108和硅化钨层112两侧形成有侧墙112。如图2所示，本专利技术表 面沟道场效应晶体管的制造方法，包括:(I)如图3所示，在P型衬底101上刻蚀制作场氧区102 ；(2)如图4所示，向场氧区102填入氧化硅，进行化学机械抛光；(3)如图5所示，注入P型离子、N型离子形成P阱103、N阱104 ；(4)如图6所示，生长栅氧化层105 ；(5)如图7所示，在栅氧化层105上淀积N-多晶硅层106 ；(6)如图8所示，在P阱103上方的N-多晶硅层106进行N离子注入，形成第一N+多晶娃层107 ；(7)如图9所示，淀积重掺杂多晶硅层形成第二 N+多晶硅层108，淀积硅化钨层112 ；(8)如图10所示，光刻、刻蚀制作多晶硅栅极；(9)如图11所示，淀积氧化硅，干刻形成侧墙；(10)在P阱中注入N型离子形成N型源漏区，在N阱中注入P型离子形成P型源漏区形成如图1所示器件。以上通过具体实施方式和实施例对本专利技术进行了详细的说明，但这些并非构成对本专利技术的限制。在不脱离本专利技术原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本专利技术的保护范围。权利要求1.一种表面沟道场效应晶体管，其特征是，包括:p型衬底上部形成有并列的P阱和N阱，P阱上部两侧形成有N型源漏区，N阱上部两侧形成有P型源漏区；P型本文档来自技高网...

【技术保护点】
一种表面沟道场效应晶体管，其特征是，包括：P型衬底上部形成有并列的P阱和N阱，P阱上部两侧形成有N型源漏区，N阱上部两侧形成有P型源漏区；P型源漏区和N型源漏区旁侧形成有场氧区，P型源漏区和N型源漏区被场氧区隔离；P阱上方顺序形成有栅氧化层、第一N+多晶硅层、第二N+多晶硅层和硅化钨层，P阱上方的栅氧化层、第一N+多晶硅层、第二N+多晶硅层和硅化钨层两侧形成有侧墙；N阱上方顺序形成有栅氧化层、N?多晶硅层、第二N+多晶硅层和硅化钨层，N阱上方的栅氧化层、N?多晶硅、第二N+多晶硅层和硅化钨层两侧形成有侧墙。

【技术特征摘要】

【专利技术属性】
技术研发人员：胡君，石晶，钱文生，罗啸，
申请(专利权)人：上海华虹NEC电子有限公司，
类型：发明
国别省市：