一种具有超结沟槽MOS结构的半导体装置及其制造方法制造方法及图纸

本发明专利技术主要涉及到一种超结沟槽MOS结构半导体装置，并将超结结构通过栅极引入到半导体装置中，本发明专利技术的沟槽MOS结构半导体装置是超级势垒整流器和功率MOSFET基础结构，本发明专利技术还涉及超结沟槽MOS结构半导体装置的制造工艺。

【技术实现步骤摘要】
一种具有超结沟槽MOS结构的半导体装置及其制造方法
本专利技术主要涉及到一种超结沟槽MOS结构半导体装置，并将超结结构引入到半导体装置中，本专利技术的沟槽MOS结构半导体装置是超级势垒整流器和功率MOSFET基础结构，本专利技术还涉及超结沟槽MOS结构半导体装置的制造工艺。
技术介绍
具有沟槽结构和超结结构的半导体器件，已成为器件发展的重要趋势。对于功率半导体器件，不断降低导通电阻和不断提高电流密度的要求成为器件发展的重要趋势。传统沟槽MOS器件在沟槽内壁生长有栅氧，沟槽内填充有多晶硅，沟槽边侧半导体材料依次设置有源区、体区和漏区。器件开通状态下的导通电阻主要受到漏区的漂移层电阻影响。
技术实现思路
本专利技术提供一种新型的沟槽MOS结构半导体装置，将超结结构通过栅极引入到器件中，其具有低的导通电阻。一种超结沟槽MOS结构半导体装置，其特征在于：包括：衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；体区，为第二传导类型的半导体材料，位于漂移层之上；多个沟槽，位于漂移层和体区中，沟槽内壁表面有绝缘层，同时沟槽内填充有第二传导类型的半导体材料，沟槽内上部临靠绝缘层填充有第一传导类型的半导体材料；多个源区，为第一传导类型的半导体材料，临靠沟槽和体区。其中所述的沟槽内填充的第二传导类型的半导体材料，上部可以为多晶半导体材料，且为高浓度杂质掺杂，下部区域可以为单晶半导体材料，且为低浓度杂质掺杂。其中所述的沟槽内填充的第一传导类型的半导体材料可以为多晶半导体材料。其中所述的沟槽侧壁表面下部绝缘层厚度大于沟槽侧壁表面上部绝缘层厚度。漂移层的第一传导类型的半导体材料和沟槽内填充第二传导类型的半导体材料可以形成超结结构，当器件接反向偏压时，形成电荷补偿，从而实现电场相对均匀分布，即可以提高漏区的漂移层杂质掺杂浓度，从而实现极大的降低漏区的漂移层电阻。本专利技术的一种超结沟槽MOS结构半导体装置的制造方法，其特征在于：包括如下步骤：在衬底层上通过外延生产形成第一传导类型的半导体材料漂移层和第二传导类型的半导体材料体区；在表面形成钝化层，在待形成沟槽区域表面去除钝化层；进行第一传导类型杂质扩散；进行刻蚀半导体材料，形成沟槽；在沟槽内壁形成绝缘层；在沟槽内形成第二传导类型的半导体材料，反刻蚀第二传导类型的半导体材料，然后腐蚀绝缘层；在沟槽内形成第一传导类型的半导体材料，反刻蚀第一传导类型的半导体材料；在沟槽内形成第二传导类型的半导体材料，反刻蚀第二传导类型的半导体材料。本专利技术的沟槽MOS结构半导体装置，通过栅极将超结结构引入到沟槽MOS结构中，与传统的沟槽MOS器件相比，降低了器件的导通电阻。附图说明图1为本专利技术沟槽MOS结构半导体装置第一种实施方式剖面示意图；图2为本专利技术沟槽MOS结构半导体装置第二种实施方式剖面示意图；图3为本专利技术实施例1中工艺制造第二步的剖面示意图；图4为本专利技术实施例1中工艺制造第三步的剖面示意图；图5为本专利技术实施例1中工艺制造第五步的剖面示意图；图6为本专利技术实施例1中工艺制造第六步的剖面示意图；图7为本专利技术实施例1中工艺制造第六步的剖面示意图；图8为本专利技术实施例1中工艺制造第七步的剖面示意图；图9为本专利技术实施例1中工艺制造第七步的剖面示意图。其中，1、衬底层；2、漂移层；3、体区；4、源区；5、氧化层；6、P型多晶半导体材料；8、N型多晶半导体材料；9、P型单晶半导体材料。具体实施方式实施例1图1示出了本专利技术第一例半导体装置的示意性剖面图，下面结合图1详细说明本专利技术的沟槽MOS结构半导体装置制造MOSFET器件。一种沟槽MOS结构半导体装置包括：衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为1E19cm-3；漂移层2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为1E16cm-3，厚度为20um；体区3，位于漂移层2之上，为P传导类型的半导体硅材料，体区3的表面具有硼原子重掺杂接触区，体区3厚度为4um；源区4，临靠沟槽和体区3，为磷原子重掺杂N传导类型的半导体硅材料，源区4厚度为1.5um；氧化层5，为硅材料的氧化物，位于沟槽内壁；P型多晶半导体材料6，为P型多晶半导体硅材料，位于沟槽内，上部为高浓度硼原子掺杂，下部硼原子掺杂浓度为2E16cm-3；沟槽的宽度为2um，沟槽之间的间距为4um，沟槽贯穿整个漂移层2。本实施例中沟槽MOS结构半导体装置的工艺制造流程如下：第一步，在衬底层1上通过外延生产形成漂移层2和体区3；第二步，在表面热氧化形成氧化层5，在待形成沟槽区域表面去除氧化层5，如图3所示；第三步，进行磷扩散，形成源区4，然后腐蚀去除待形成沟槽区域表面氧化层5，如图4所示；第四步，进行干法刻蚀，去除半导体材料，形成沟槽；第五步，在沟槽内壁热氧化形成氧化层5，如图5所示；第六步，在沟槽内淀积P型多晶半导体材料6，进行反刻蚀，如图5所示，腐蚀去除部分氧化层5，如图7所示。第七步，在沟槽内淀积N型多晶半导体材料8，如图8所示，进行反刻蚀，如图9所示。第八步，在沟槽内淀积P型多晶半导体材料6，进行反刻蚀，腐蚀去除表面部分氧化层5，如图1所示。然后在此基础上，在表面淀积钝化层，腐蚀去除表面部分钝化层，再淀积金属铝，然后反刻铝，为器件引出源极和栅极。通过背面金属化工艺为器件引出漏极。如上所述，器件加反偏电压时，栅极电势与源极相当，所以漂移层2和P型多晶半导体材料6可以形成超结结构，产生电荷补偿，电场相对均匀分布，即可以实现漂移层2杂质高浓度掺杂，从而极大的降低器件的导通电阻。实施例2图2示出了本专利技术第二例半导体装置的示意性剖面图，下面结合图2详细说明本专利技术的沟槽MOS结构半导体装置制造MOSFET器件。一种沟槽MOS结构半导体装置包括：衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为1E19cm-3；漂移层2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为1E16cm-3，厚度为20um；体区3，位于漂移层2之上，为P传导类型的半导体硅材料，体区3的表面具有硼原子重掺杂接触区，体区3厚度为4um；源区4，临靠沟槽和体区3，为磷原子重掺杂N传导类型的半导体硅材料，源区4厚度为1.5um；氧化层5，为硅材料的氧化物，位于沟槽内壁；P型多晶半导体材料6，为P型多晶半导体硅材料，位于沟槽内上部为高浓度硼原子掺杂；N型多晶半导体材料8，为N型多晶半导体硅材料，位于沟槽内上部为高浓度磷原子掺杂；P型单晶半导体材料9，为P型单晶半导体硅材料，硼原子掺杂浓度为2E16cm-3；沟槽的宽度为2um，沟槽之间的间距为4um，沟槽贯穿整个漂移层2。本实施例中沟槽MOS结构半导体装置的工艺制造流程如下：第一步，在衬底层1上通过外延生产形成漂移层2和体区3；第二步，在表面热氧化形成氧化层5，在待形成沟槽区域表面去除氧化层5；第三步，进行磷扩散，形成源区4，然后腐蚀去除待形成沟槽区域表面氧化层5；第四步，进行干法刻蚀，去除半导体材料，形成沟槽；第五步，在沟槽内壁热氧化形成氧化层5，如图5所示；第六步，在沟槽内淀积P型单晶半导体材料9，进行反刻蚀，腐蚀去除部分氧化层5。第七步，在沟槽内淀积N型多晶半导体材料8，进行反刻蚀。第八步，在沟槽内淀积P型多晶半导体材料6，进行反刻蚀，本文档来自技高网...

【技术保护点】
一种超结沟槽MOS结构半导体装置，其特征在于：包括：衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；体区，为第二传导类型的半导体材料，位于漂移层之上；多个沟槽，位于漂移层和体区中，沟槽内壁表面有绝缘层，同时沟槽内填充有第二传导类型的半导体材料，沟槽内上部临靠绝缘层填充有第一传导类型的半导体材料；多个源区，为第一传导类型的半导体材料，临靠沟槽和体区。

【技术特征摘要】
1.一种超结沟槽MOS结构半导体装置，其特征在于：包括：衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；体区，为第二传导类型的半导体材料，位于漂移层之上；多个沟槽，位于漂移层和体区中，沟槽内壁表面有绝缘层，同时沟槽内填充有第二传导类型的半导体材料，沟槽内上部临靠绝缘层填充有多晶第一传导类型的半导体材料，多晶第一传导类型的半导体材料与沟槽内第二传导类型的半导体材料并联；多个源区，为第一传导类型的半导体材料，临靠沟槽和体区。2.如权利要求1所述的半导体装置，其特征在于：所述的沟槽内填充的第二传导类型的半导体材料为多晶半导体材料，且上部区域为高浓度杂质掺杂，下部区域为低浓度杂质掺杂。3.如权利要求1所述的半导体装置，其特征在于：所述的沟槽内填充的第二传导类型的半导体材料，上部为多晶半导体材料，且为高浓度杂质掺杂，下部区域为单晶半导体材料，且为低浓度杂质掺杂。4.如权利要求1所述的半导体装置，其特征在于：所述的漂移层的第一传导类型的半导体...

【专利技术属性】
技术研发人员：盛况，朱江，
申请(专利权)人：盛况，朱江，
类型：发明
国别省市：