半导体器件以及制造半导体器件的方法技术

本发明专利技术涉及半导体器件以及制造半导体器件的方法。提供一种具有改善特性的半导体器件。该半导体器件具有衬底以及其上的缓冲层，沟道层，势垒层，贯穿其间并到达沟道层内部的沟槽，经由栅绝缘膜配置在沟槽中的栅电极以及栅电极两侧上的势垒层上的漏和源电极。栅绝缘膜具有由第一绝缘膜制成并从沟槽的端部延伸至漏电极侧的第一部分以及由第一和第二绝缘膜制成并配置在漏电极相对于第一部分侧上的第二部分。能够通过减小漏电极侧上的沟槽的端部处的第一部分的厚度来降低导通电阻。

【技术实现步骤摘要】
【专利摘要】本专利技术涉及。提供一种具有改善特性的半导体器件。该半导体器件具有衬底以及其上的缓冲层，沟道层，势垒层，贯穿其间并到达沟道层内部的沟槽，经由栅绝缘膜配置在沟槽中的栅电极以及栅电极两侧上的势垒层上的漏和源电极。栅绝缘膜具有由第一绝缘膜制成并从沟槽的端部延伸至漏电极侧的第一部分以及由第一和第二绝缘膜制成并配置在漏电极相对于第一部分侧上的第二部分。能够通过减小漏电极侧上的沟槽的端部处的第一部分的厚度来降低导通电阻。【专利说明】 相关申请交叉引用 将2013年6月3日提交的日本专利申请No. 2013-116659的公开内容，包括说明 书，附图和摘要，通过引用整体并入本文。
本专利技术涉及一种，其例如能够优选用于采 用氮化物半导体的半导体器件以及制造该器件的方法。
技术介绍
近年来，采用具有带隙大于硅的带隙的III-V族化合物的半导体器件已经引起关 注。在它们之中，采用具有以下优点的氮化镓（GaN)的半导体器件正在研制中：1)具有大 介电击穿场，2)具有大电子饱和速度，3)具有大热导率，4)能在AlGaN和GaN之间形成良好 的异质结，以及5)它们是无毒且高安全性的材料。 而且，从高击穿电压和快速的开关特性的观点来看，正在研发采用氮化镓并能实 现常关操作的作为功率MISFET (金属绝缘体半导体场效应晶体管）的半导体器件。 例如，以下非专利文献1公开了一种MISFET，其采用AlGaN和GaN之间的异质结并 具有其中栅凹槽制作在相对于异质结的背侧上以便实现常关操作的结构。 以下非专利文献2公开了一种通过在相对于异质结的背侧上制造栅凹槽时，使用 具有图案化的开口的绝缘膜作为掩模并在器件中留下该绝缘膜而制成的MISFET。 以下非专利文献3包括当氮化膜用作AlGaN/GaN异质结型外延层的表面保护膜时 降低了 AlGaN的表面电势的效应的说明。其例如公开了在使用Cat-CVD(催化化学气相沉 积）形成氮化膜时表面电势降低效应明显大。 以下非专利文献4包括关于当通过ECR溅射形成的各种保护膜用作AlGaN/GaN异 质结型外延层的表面保护膜时，在表面保护膜和AlGaN之间的界面处的表面势垒高度和界 面层电荷密度的说明。 以下专利文献1公开了一种异质结场效应晶体管，其不是具有栅凹槽的晶体管而 是具有其厚度显示逐步变化的场板层的晶体管。 以下专利文献2和3公开了一种半导体器件，其不是具有栅凹槽的晶体管而是具 有与栅电极集成的第一场板电极和与源电极集成的第二场板电极的晶体管。 日本专利No. 4888115 日本专利No. 4417677 美国专利No. 7075125 N. Ikeda 等人，"Overl. 7kV normally-off GaN hybrid MOS-HFETs with a lower on-resistance on a Si substrate (Si 衬底上具有较低导通电阻的 1. 7kV 以上常关GaN混合MOS-HFET)"，关于功率半导体器件和IC(ISPSD)的IE3国际研讨会， pp.284-287,2011。 K. Ota 等人，"A Normally-〇ff GaN FET with High Threshold Voltage Uniformity Using A Novel Piezo Neutralization Technique (米用新型压电 中和技术的具有高阈值电压均匀性的常关GaN FET) "，国际电子器件会议（IEDM) 2009， IEDM09-154,2009。 Ν· Onojima 等人，"Reduction in potential barrier height of AlGaN/GaN heterostructures by SiN passivation (通过 SiN 纯化降低 AlGaN/GaN 异质结 构的势垒高度）"，应用物理学期刊，101，043703 (2007)。 N. Maeda 等人，"Systematic Study of Deposition Effect (Si3N4, Si02, AIN, and Al203)on Electrical Properties in AlGaN/GaN Heterostructures (关于AlGaN/GaN异质结构的电气属性的沉积效应（Si3N4、Si02、AIN和 A1203)的系统研究）"，日本应用物理学期刊，Vol. 46, No. 2 (2007)，ρρ· 547-554。
技术实现思路
本专利技术人致力于采用上述氮化物半导体的半导体器件的研究和开发并着眼于提 高常关半导体器件的特性而进行了广泛地调查研究。在调查研究过程中，他们已经发现对 于采用氮化物半导体的半导体器件的特性尚有进一步提高的空间。 其他问题和新颖的特征将从本文说明书和附图中显而易见。 在本文公开的实施例中，以下将简要概述典型实施例。 根据本文公开的一个实施例的半导体器件具有经由栅绝缘膜而置于沟槽中的栅 电极。该栅绝缘膜构造为具有从沟槽的一个端部延伸至第一电极侧面并位于沟槽的该端部 的侧面上的第一部分，以及位于第一电极相对于第一部分的侧面上并具有大于第一部分的 膜厚度的第二部分。 根据本文公开的一个实施例的制造半导体器件的方法具有以下步骤：利用第一膜 作为掩模蚀刻第一氮化物半导体层和第二氮化物半导体层的层叠体，从而形成贯穿第二氮 化物半导体层并到达第一氮化物半导体层内部的沟槽。在使得第一膜的端部从沟槽的端部 退后之后，第二膜形成在包括沟槽内部的第一膜上。 本文公开并在以下典型实施例中示出的半导体器件能具有改善的特性。 此外，根据本文公开并在以下典型实施例中示出的制造半导体器件的方法，能够 制造具有良好特性的半导体器件。 【专利附图】【附图说明】 图1是示出第一实施例的半导体器件的构造的截面图； 图2是示出第一实施例的半导体器件的制造步骤的截面图； 图3是示出图2中所示的步骤之后的第一实施例的半导体器件的制造步骤的截面 图； 图4是示出图3中所示的步骤之后的第一实施例的半导体器件的制造步骤的截面 图； 图5是示出图4中所示的步骤之后的第一实施例的半导体器件的制造步骤的截面 图； 图6是示出图5中所示的步骤之后的第一实施例的半导体器件的制造步骤的截面 图； 图7是示出图6中所示的步骤之后的第一实施例的半导体器件的制造步骤的截面 图； 图8是示出图7中所示的步骤之后的第一实施例的半导体器件的制造步骤的截面 图； 图9是示出图8中所示的步骤之后的第一实施例的半导体器件的制造步骤的截面 图； 图10是示出图9中所示的步骤之后的第一实施例的半导体器件的制造步骤的截 面图； 图11是示出图10中所示的步骤之后的第一实施例的半导体器件的制造步骤的截 面图； 图12是示出图11中所示的步骤之后的第一实施例的半导体器件的制造步骤的截 面图； 图13是示出图12中所示的步骤之后的第一实施例的半导体器件的制造步骤的截 面图； 图14是示本文档来自技高网...

【技术保护点】
一种半导体器件，包括：形成在衬底上方的第一氮化物半导体层；形成在所述第一氮化物半导体层的上方的第二氮化物半导体层，并且所述第二氮化物半导体层的带隙宽于所述第一氮化物半导体层的带隙；贯穿所述第二氮化物半导体层并且到达所述第一氮化物半导体层的内部的沟槽；经由栅绝缘膜被配置在所述沟槽中的栅电极；以及分别形成在所述栅电极两侧上的所述第二氮化物半导体层的上方的第一电极和第二电极，其中，所述栅绝缘膜具有第一部分和第二部分，所述第一部分从所述沟槽的端部延伸至所述第一电极侧并且位于所述沟槽的端部侧上，所述第二部分相对于所述第一部分而位于所述第一电极侧上，并且所述第二部分的膜厚度大于所述第一部分的膜厚度。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：井上隆，中山达峰，冈本康宏，川口宏，竹胁利至，名仓延宏，永井隆行，三浦喜直，宫本广信，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP