一种具有复合势垒层的氮化镓基异质结场效应管制造技术

本发明专利技术公开了一种具有复合势垒层的氮化镓基异质结场效应晶体管。本发明专利技术的器件中复合势垒层由高低不同极化强度铝铟镓氮材料组成，当低极化强度铝铟镓氮势垒层位于栅极漏端，使这部分势垒层下方沟道的二维电子气(2DEG)密度小于沟道漏端其他位置的2DEG密度，形成LDD结构，从而实现调制沟道的电场分布以提升耐压能力；当低极化强度铝铟镓氮势垒层位于栅极正下方区域，栅下氮化镓(GaN)沟道导带底呈阶梯式分布，由于势垒的下降使栅下沟道载流子的漂移速度增加，在2种不同元素组分铝铟镓氮势垒层之间产生电场的峰值，使沟道电势更多的分布在栅极漏端而不是整个栅极，以抑制漏至势垒下降(DIBL)效应。

【技术实现步骤摘要】
一种具有复合势垒层的氮化镓基异质结场效应管
本专利技术属于半导体
，具体涉及到一种具有复合势垒层的氮化镓基异质结场效应管。
技术介绍
氮化镓(GaN)基异质结场效应晶体管具有禁带宽度大、临界击穿电场高、电子饱和速度高、导热性能好、抗辐射和良好的化学稳定性等优异特性，同时氮化镓(GaN)材料可以与铝镓氮(AlGaN)等材料形成具有高浓度和高迁移率的二维电子气异质结沟道，因此特别适用于高压、大功率和高温应用，是电力电子应用最具潜力的晶体管之一。图1为基于现有技术的传统GaNHFET结构示意图，主要包括：衬底101，氮化镓(GaN)缓冲层102，氮化镓(GaN)沟道层103，铝铟镓氮(AlxInyGazN)势垒层104以及铝铟镓氮(AlxInyGazN)势垒层104上设置的源极105、漏极106和栅极107，其中源极105和漏极106均与铝镓氮(AlGaN)势垒层104形成欧姆接触，栅极107与铝铟镓氮(AlxInyGazN)势垒层104形成肖特基接触。但是对于上述传统的GaNHFET而言，当器件承受耐压时，由于栅极和漏极之间沟道二维电子气不能够完全耗尽，使得沟道电场主要集中在栅极边缘，导致器件在较低的漏极电压下便被击穿；同时，从源极注入的电子可以经过GaN缓冲层到达漏极，形成漏电通道，过大的缓冲层泄漏电流同样会导致器件提前击穿，无法充分发挥GaN材料的高耐压优势，从而限制GaNHFET在高压方面的应用。传统技术为了使栅极与漏极之间电场分布更加均匀，抑制缓冲层泄漏电流，提高器件击穿电压，通常使用以下方法：(1)使用表面场板技术[D.Vislallietal.,“LimitationsofFieldPlateEffectDuetotheSiliconSubstrateinAlGaN/GaN/AlGaNDHFETs”,IEEETrans.ElectronDevices,Vol.57,No.12,p.3333-3339(3060)]。场板结构可以有效地耗尽其下的沟道二维电子气，扩展栅极与漏极之间的二维电子耗尽区域，使栅漏之间的电场分布更加均匀，从而达到提高击穿电压的目的。但场板结构依然无法完全耗尽栅极与漏极之间的沟道二维电子气，同时无法抑制缓冲层泄漏电流，不能充分发挥GaN材料的耐压优势，同时场板结构也会退化器件的频率特性。(2)在缓冲层内掺入碳、铁等杂质[EldadBahat-Treideletal.，“AlGaN/GaN/GaN:CBack-BarrierHFETsWithBreakdownVoltageofOver1kVandLowRON×A”,Trans.onElectronDevices,Vol.57,No.11,p.3050-3058(3060)]。碳、铁等杂质会在GaN缓冲层内引入深能级电子陷阱，俘获从源极注入的电子，增大缓冲层电阻，同时被电子占据的陷阱有助于耗尽沟道中二维电子气，使器件沟道电场分布更加均匀。但是该技术不能完全耗尽沟道中的二维电子气，无法充分发挥GaN材料的耐压优势，同时碳、铁等杂质引入的深能级陷阱会导致诸如导通电阻增大、输出电流下降、电流崩塌效应和反应速度下降等负面影响。在微波应用领域，氮化镓基异质结场效应晶体管器件研究的热点是提高器件的电流增益截止频率fT，提高器件的fT最常采用的方法是缩短栅长，然后随着栅长的缩短，会产生严重的短沟道效应，导致器件的最大直流跨导下降、阈值电压漂移、输出曲线不饱和以及频率栅长乘积下降，现有的缓解短沟道效应的方法具体如下：(1)采用凹栅技术将栅下的势垒层刻蚀掉一部分[“Gate-RecessedInAlN/GaNHFETsonSiCSubstrateWithAl2O3Passivation”,IEEEElectronDeviceLett.,VOL.30,NO.9,Sep.2009.]，其用意是减小栅下势垒层的厚度，从而增大器件的纵横比((器件栅长与栅下势垒层厚度之比，Lg/tbar)。但是势垒层厚度的减薄使二维电子气浓度减小，同时凹栅技术也会对器件造成机械损伤，对器件可靠性造成影响。提高载流子的限域性。如采用InGaN等材料作背势垒的方法增大从沟道2DEG到缓冲层的势垒高度，从而提高2DEG的限域性[“300-GHzInAlN/GaNHFETsWithInGaNBackBarrier”,IEEEElectronDeviceLett.,VOL.32,NO.11,pp.1525-1527,Nov.2011.]。但是由于晶格失配，背势垒会在缓冲层和沟道之间引入陷阱，也会导致诸如器件输出电流下降、电流崩塌效应和反应速度下降等缺点。
技术实现思路
本专利技术的目的，就是针对现有技术存在的上述的问题，提出了一种具有复合势垒层的氮化镓基异质结场效应管。本专利技术的技术方案：一种具有复合势垒层的氮化镓基异质结场效应管，包括衬底101、设置在衬底101上层的氮化镓缓冲层102、设置在氮化镓缓冲层102上层的氮化镓沟道层103、源极105、漏极106和栅极107；其特征在于，在氮化镓沟道层103上层设置有复合势垒层，所述源极105和漏极106位于复合势垒层上表面的两端并与复合势垒层形成欧姆接触，所述栅极107位于复合势垒层上表面的中部并与复合势垒层形成肖特基接触；所述复合势垒层由高极化强度势垒层201和低极化强度势垒层202构成，所述低极化强度势垒层202的两端连接高极化强度势垒层201。本专利技术的总的技术方案，将传统的复合势垒层设置为由不同极化强度的部分构成，如图1所示，沿器件剖面的横向方向上，复合势垒层由高极化强度势垒层201和低极化强度势垒层202构成，其中低极化强度势垒层202的两端连接高极化强度势垒层201。具体的，所述低极化强度势垒层202位于漏极106和栅极107之间；设低极化强度势垒层202沿器件横向方向的宽度为LLP，则有0＜LLP＜LGD；设低极化强度势垒层202距栅极107的横向距离为LGLP，则有0≤LGLP＜(LGD-LLP)，其中LGD为栅漏距。本方案用于作功率器件，复合势垒层中低极化强度势垒层202分布在栅极漏端部分区域，其余部分势垒层为高极化强度势垒层201；由于低极化强度势垒层202的极化强度低于高极化强度势垒层201，所以低极化强度势垒层202下方沟道的二维电子气密度低于栅极漏端沟道其他区域的二维电子气密度，形成LDD(lowdensitydrain)结构，从而实现调制沟道的电场分布以提升器件的耐压能力。具体的，所述低极化强度势垒层202位于栅极107正下方，同时低极化强度势垒层202左边沿与栅极107的源边沿对齐；设低极化强度势垒层202沿器件横向方向的宽度为LLP，则有0＜LLP＜LG，其中LG为栅长。本方案用于作微波器件，复合势垒层中低极化强度势垒层202位于栅极正下方区域，左边沿与栅极源端对齐，右边沿不超过栅极漏端，由于低极化强度势垒层202材料的极化强度小于高极化强度势垒层201材料的极化强度，使栅下氮化镓(GaN)沟道导带底呈阶梯式分布，由于势垒的下降使栅下沟道载流子的漂移速度增加，沟道在低极化强度势垒层202与高极化强度势垒层201间产生电场峰值，使沟道电势更多的分布在栅极漏端而不是整个栅极，以抑制漏至势垒下降(DIB本文档来自技高网...

【技术保护点】
一种具有复合势垒层的氮化镓基异质结场效应管，包括衬底(101)、设置在衬底(101)上层的氮化镓缓冲层(102)、设置在氮化镓缓冲层(102)上层的氮化镓沟道层(103)、源极(105)、漏极(106)和栅极(107)；其特征在于，在氮化镓沟道层(103)上层设置有复合势垒层，所述源极(105)和漏极(106)位于复合势垒层上表面的两端并与复合势垒层形成欧姆接触，所述栅极(107)位于复合势垒层上表面的中部并与复合势垒层形成肖特基接触；所述复合势垒层由高极化强度势垒层(201)和低极化强度势垒层(202)构成，所述低极化强度势垒层(202)的两端连接高极化强度势垒层(201)。

【技术特征摘要】
1.一种具有复合势垒层的氮化镓基异质结场效应管，包括衬底(101)、设置在衬底(101)上层的氮化镓缓冲层(102)、设置在氮化镓缓冲层(102)上层的氮化镓沟道层(103)、源极(105)、漏极(106)和栅极(107)；其特征在于，在氮化镓沟道层(103)上层设置有复合势垒层，所述源极(105)和漏极(106)位于复合势垒层上表面的两端并与复合势垒层形成欧姆接触，所述栅极(107)位于复合势垒层上表面的中部并与复合势垒层形成肖特基接触；所述复合势垒层由高极化强度势垒层(201)和低极化强度势垒层(202)构成，所述低极化强度势垒层(202)的两端连接高极化强度势垒层(201)。2.根据权利要求1所述的一种具有复合势垒层...

【专利技术属性】
技术研发人员：杜江锋，潘沛霖，陈南庭，刘东，于奇，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51