半导体器件以及半导体器件的操作方法技术

本发明专利技术涉及半导体器件以及半导体器件的操作方法。半导体器件包括模拟-数字转换电路。模拟-数字转换电路包括延迟单元阵列和编码器。延迟单元阵列包含n个串联耦合的延迟单元，接收基准时钟信号，并利用模拟输入信号作为用于每一级中的延迟单元的电源电压。编码器对于来自延迟单元阵列的每一级的延迟单元的输出信号进行编码，并输出编码后的输出信号作为数字输出信号。n个延迟单元包括对于每个延迟单元加权的延迟量。编码器通过对应于延迟单元级的数目的加权，来对延迟单元阵列的每一级中的延迟单元的输出信号进行编码。

【技术实现步骤摘要】
半导体器件以及半导体器件的操作方法相关申请的交叉引用于2013年5月30日提交的日本专利申请No.2013-114404的公开，包括说明书、附图和摘要，通过引用将其全部并入本文中。
本专利技术涉及一种半导体器件，并且其在用于例如进行模拟-数字转换的电路中时是有效的。
技术介绍
近年来在诸如手持设备的电子设备的小型化方面取得了许多进展，增加了对安装在这些类型的电子设备中的部件的小型化和省电的需求。另一方面，信息处理技术的发展也增加了对将模拟信号转换为数字信号的模拟-数字转换器的更高精度的需求。从而对小型的且高精度的模拟-数字转换器的需求正在增加。已知一种用于允许小型化的模拟-数字转换的技术，为时间-数字转换器(TDC)。例如，在日本专利登记No.4545439(对应国际专利申请公布No.WO03050637(A2))中公开了一种电压控制器。该电压控制器包括模拟-数字转换器(ADC)、补偿器(300)和调制器(400)。该模拟-数字转换器(ADC)将模拟输入转换成数字输入。补偿器(300)包含查找表(302)，并且基于数字误差信号设定数字控制信号(154)。调制器(400)响应于设定的数字控制信号提供电源控制信号(156)。该电压控制器调整具有开关时段的开关功率转换器的输出电压。模拟-数字转换器(ADC)包括延迟线模拟-数字转换器(700)，该延迟线模拟-数字转换器(700)包含延迟单元阵列(740)。延迟单元阵列(740)包括多个延迟线单元。提供耦合至延迟线模拟-数字转换器的检测电压源(108)，以在开关功率转换器的每个开关时段期间采样一次检测电压。提供耦合至延迟线模拟-数字转换器的基准电压源(106)。提供耦合至延迟线模拟-数字转换器的测试电压源(704)。提供开关以使检测电压和基准电压与开关功率转换器的开关时段同步，并且将该电压选择性地提供给延迟线模拟-数字转换器。提供多个抽头(752，754)来测量测试信号沿着延迟线的传输程度。提供校准器。在开关功率转换器的开关时段内，该校准器设定当将基准电压供应给延迟线模拟-数字转换器时测试信号沿着延迟线的传输程度和当将检测电压供应给延迟线模拟-数字转换器时测试信号沿着延迟线的传输程度之间的差。然后供应表示检测电压和基准电压之间的差的数字误差信号。提供校准器，以便在开关功率转换器的开关时段内设定当将基准电压供应给延迟线模拟-数字转换器时测试信号沿着延迟线的传输程度和当将检测电压提供给延迟线模拟-数字转换器时测试信号沿着延迟线的传输程度之间的差；并供应表示检测电压和基准电压之间的差的数字误差信号。将相关的数字误差信号供应给补偿器，以设定数字控制信号。在开关功率转换器的开关时段内使延迟线模拟-数字转换器中的每个延迟单元复位。在日本专利登记No.4575420(对应于美国专利申请公布No.US2009146630(A1))中公开了用于半导体器件的相关技术。该半导体器件包括开关电源电路、数字控制电路以及死区时间设定器电路。该开关电源电路包括串联耦合的两个半导体开关元件。数字控制电路将开关脉冲供应给半导体开关元件以使半导体开关元件接通/关断。死区时间设定器电路设定两个半导体开关元件都断开的死区时间。死区时间设定器电路包括延迟产生器电路、选择器电路和延迟调节器电路。延迟产生器电路包括多个延迟元件，它们的延迟值彼此不同且从初级到最后一级按照小延迟值的顺序串联耦合，并且总的延迟值比输入到初级的脉冲信号周期小。通过关于脉冲信号的上升沿从初级到最后一级顺序地传送脉冲信号，延迟产生器电路使每个延迟元件的输出信号的上升沿延迟，以产生脉冲边沿，其中脉冲信号的周期被分成多个周期。选择器电路由每个延迟元件的输出信号输入，并且将从输出信号中选择的一个输出信号输出给数字控制电路，作为设定死区时间的信号。延迟调节器电路从来自每个延迟元件的输出信号中选择输出信号，以将开关脉冲的占空比设定为最小，并将该(输出)信号输出到选择器电路。
技术实现思路
上面描述的电压控制器的模拟-数字转换器(ADC)有以下问题。模拟-数字转换器(ADC)中所需的模拟-数字转换精度越高，延迟单元阵列(740)和触发器组(750)所需要的电路尺寸就越大，并且整个模拟-数字转换器(ADC)的电路尺寸变大。因此，模拟-数字转换精度越高，电路表面积的增加就越大，使得最小化这些部件和减小电路规模变得不可能。在上面描述的电压控制器的模拟-数字转换器(ADC)中出现上述类型的问题的原因如下。当例如模拟-数字转换器(ADC)的精度为10位时，延迟单元阵列(740)的延迟单元和触发器组(750)的触发器每个都需要210＝1024个单位。来自这些触发器的输出不改变地输入到编码器电路(730)，并且位精度增加。因此位精度越高，模拟-数字转换器(ADC)中延迟单元和触发器的数量增加越多，并且编码器电路的表面积变得就越大。因此该模拟-数字转换器(ADC)的电路规模随着位精度的增加而变大。因此需要能够在小规模电路中执行高精度模拟-数字转换的技术。由本专利技术的说明书的描述和附图，本专利技术的其它问题和新的特征将变得显而易见。根据本专利技术的一方面，该半导体器件包括利用时间-数字转换技术(TDC)的模拟-数字转换电路。该模拟-数字转换电路包含具有加权的延迟量的多级延迟单元和加权编码器。该编码器通过对应延迟单元的级的级数的加权，来对从每一级延迟单元输出的加权信号进行编码。根据本专利技术的该方面，可以以小规模电路执行高精度的模拟-数字转换。附图说明图1是示出第一实施例的模拟-数字转换器的结构的示例的框图；图2是示出第一实施例的模拟-数字转换器的操作的示例的时序图；图3是示出当利用第一实施例的模拟-数字转换器时将模拟输入信号转换成模拟-数字转换输出信号的转换特性的曲线图；图4是第一实施例中的用于加权编码器输入、二进制转换编码器输入和模拟-数字转换输出信号的真值表；图5是示出第二实施例的模拟-数字转换器的结构的示例的框图；图6是示出第二实施例的模拟-数字转换器的操作的示例的时序图；图7A是示出当通过利用第二实施例的模拟-数字转换器减少延迟单元的延迟量时用于将模拟输入信号转换成模拟-数字转换输出信号的转换特性的曲线图；图7B是示出当通过利用第二实施例的模拟-数字转换器增加延迟单元的延迟量时用于将模拟输入信号转换成模拟-数字转换输出信号的转换特性的曲线图；图8是示出第三实施例的模拟-数字转换器的结构的示例的框图；图9是示出第三实施例的模拟-数字转换器的操作的示例的时序图；图10是示出第四实施例的模拟-数字转换器的结构的示例的框图；图11是示出用作包括根据第五实施例的模拟-数字转换器的半导体器件的数字控制电源器件的结构的示例的框图；图12是示出第五实施例的数字控制电源器件的运算处理的流程图；图13是示出当利用第五实施例的数字控制电源器件时的平滑输出电压的瞬态特性的曲线图；图14是示出当利用第五实施例的数字控制电源器件时的模拟-数字转换器输出的瞬态特性的曲线图；图15是示出用作包括第六实施例的模拟-数字转换器的半导体器件的用于无线通信的收发器器件的结构的示例的框图；和图16是示出第六实施例的模拟-数字转换器中的输入电压的时间变化(时间改变)的曲线图。具体实施方式接下来将参照附图描本文档来自技高网...

【技术保护点】
一种半导体器件，包括：模拟‑数字转换电路，其中，所述模拟‑数字转换电路包括：延迟单元阵列，所述延迟单元阵列包含串联耦合的n个延迟单元，所述延迟单元阵列接收基准时钟信号，并且利用模拟输入信号作为每一级中的延迟单元的电源电压，n是2以上的自然数；和编码器，所述编码器对所述延迟单元阵列的每一级中的延迟单元的输出信号进行编码，其中，所述n个延迟单元包括对于每个延迟单元加权的延迟量，并且其中，所述编码器通过与延迟单元级的级数相对应地加权，来对所述延迟单元阵列的每一级中的延迟单元的输出信号进行编码。

【技术特征摘要】
2013.05.30 JP 2013-1144041.一种半导体器件，包括：模拟-数字转换电路，其中，所述模拟-数字转换电路包括：延迟单元阵列，所述延迟单元阵列包含串联耦合的n个延迟单元，所述延迟单元阵列接收基准时钟信号，并且利用模拟输入信号作为每一级中的延迟单元的电源电压，n是2以上的自然数；和编码器，所述编码器对所述延迟单元阵列的每一级中的延迟单元的输出信号进行编码，其中，所述n个延迟单元包括对于每个延迟单元加权的延迟量，并且其中，所述编码器通过与延迟单元级的级数相对应地加权，来对所述延迟单元阵列的每一级中的延迟单元的输出信号进行编码，其中，所述延迟单元阵列的第一级延迟单元响应于对延迟量进行调整的延迟量控制信号，来增加或减少所述第一级延迟单元的延迟量，并且其中，所述编码器响应于所述延迟量控制信号，对于n个延迟单元中的每个，来改变与延迟单元级的级数相对应的加权。2.根据权利要求1所述的半导体器件，其中，所述编码器包括：锁存阵列，所述锁存阵列包括n个触发器，以响应公共延迟时钟信号来锁存n个延迟单元输出信号；和锁存信号编码器，所述锁存信号编码器通过与延迟单元级的级数相对应地加权，来对所述锁存阵列的每一级中的触发器的锁存信号进行编码。3.根据权利要求2所述的半导体器件，其中，所述锁存信号编码器包括：加权编码器，所述加权编码器输出通过与延迟单元级的级数相对应地加权来进行编码后的、所述锁存阵列的每一级中的所述触发器的锁存信号；和二进制转换编码器，所述二进制转换编码器用于执行编码后的信号的二进制转换。4.根据权利要求2所述的半导体器件，其中，能够改变所述延迟时钟信号的输出时刻，并且其中，所述锁存信号编码器响应于所述延迟时钟信号的输出时刻的改变，对于n个延迟单元中的每个，来改变与延迟单元级的级数相对应的加权。5.根据权利要求4所述的半导体器件，其中，所述编码器进一步包括输出所述延迟时钟信号的延迟电路，其中，所述延迟电路响应于对所述延迟时钟信号的输出时刻进行调整的的基准电压电路延迟量控制信号，来加速或延迟所述延迟时钟信号的输出时刻，并且其中，所述锁存信号编码器响应于所述基准电压电路延迟量控制信号，对于n个延迟单元中的每个，来改变与延迟单元级的级数相对应的加权。6.根据权利要求4所述的半导体器件，其中，所述编码器进一步包括：延迟电路，所述延迟电路输出延迟时钟信号；和电源电压控制电路，所述电源电压控制电路将用于对所述延迟时钟信号的所述输出时刻进行调整的基准电压，输出作为所述延迟电路的电源电压，其中，所述锁存信号编码器响应于与所述基准电压的大小相对应的基准电压通知信号，对于n个延迟单元中的每个，来改变与延迟单元级的级数相对应的加权。7.根据权利要求1所述的半导体器件，进一步包括：模拟接收器单元，所述模拟接收器单元用于对在天线处接收到的无线信号进行处理，并且输出模拟接收信号；和解调器，其中，所述模拟-数字转换电路利用所述模拟接收信号来作为模拟输入信号，并且输出数字输出信号，并且其中，所述解调器解调所述数字输出信号。8.根据权利要求1所述的半导体器件，其中，所述n个延迟单元中的至少一部分延迟...

【专利技术属性】
技术研发人员：川野孝浩，
申请(专利权)人：瑞萨电子株式会社，
类型：发明
国别省市：日本;JP