一种低温漂系数的带隙基准电压产生电路制造技术

本发明专利技术实施例公开了一种低温漂系数的带隙基准电压产生电路，包括：负温特性电流产生电路、正温特性电流产生电路和正温平方电流产生电路。正温平方电流产生电路根据正温特性电流产生正温平方电流，并且正温平方电流与负温特性电流和正温特性电流叠加形成带隙基准电压产生电路的带隙基准电流。本发明专利技术实施例的带隙基准电压产生电路中，包含正温平方电流产生电路，该正温平方电流产生电路产生的正温平方电流与正温特性电流和负温特性电流叠加得到带隙基准电流，进而产生带隙基准电压。该正温平方电流能够使带隙基准电流在高温时得到进一步的补偿，从而产生低温漂系数的带隙基准电流，进而产生低温漂系数的带隙基准电压。

【技术实现步骤摘要】
一种低温漂系数的带隙基准电压产生电路
本专利技术涉及非制冷红外焦平面阵列读出电路领域，尤其是涉及一种低温漂系数的带隙基准电压产生电路。
技术介绍
随着半导体制造工艺的不断进步和应用需求的不断提升，非制冷红外焦平面探测器技术发展迅速，虽然目前的灵敏度还不能与制冷型红外探测器相比，但其优势如成本低、功耗小、质量轻、体积小、启动及稳定速度快等优点，更有利于该项技术应用的推广，从而反过来更好的推动该项技术的发展，同时由于价格相对便宜也能满足了民用红外系统和部分大规模装备的军事红外系统的迫切需要。非制冷红外焦平面探测器主要包括焦平面阵列及其读出电路。由于光电器件输出的信号强度很微弱，所以要求高性能的读出电路。基准电压源是红外探测器读出电路中一个重要的单元模块，它的温度稳定性以及电源抑制比是影响读出电路精度的关键因素，甚至影响到整个系统的精度和性能。因此，设计一个低温漂系数且高电源抑制比的基准电压源具有十分重要的意义。基准电压源有很多的实现方式，比如:掩埋齐纳基准源、E/D NMOS基准电压源、XFET基准源和带隙基准源。随着集成电路的发展，带隙基准的电压源是用得最广泛且非常成功的一种电路结构。带隙基准电压源的输出电压与电源电压、工艺参数和温度的关系很小，且结构简单。在A/D、D/A等集成电路设计中，高性能的带隙基准电压源的设计十分关键。带隙基准源具有很好的输出精度和稳定的温度特性，已成为目前应用最为普遍的电流、电压基准源，其性能好坏将直接影响到整个电路的输出精度和性能。随着数据转换精度的逐步提高，传统带隙基准源的精度已很难达到电路设计的需求。因为传统的带隙基准电路存在很多问题，在温度系数(TC)、功耗、电源抑制比(PSRR)等方面无法达到现今集成电路设计的要求。
技术实现思路
本专利技术的目的之一是提供一种能够产生低温漂系数的带隙基准电压的带隙基准电压产生电路。本专利技术公开的技术方案包括: 提供了一种低温漂系数的带隙基准电压产生电路，其特征在于，包括:负温特性电流产生电路30，所述负温特性电流产生电路30用于产生负温特性电流；正温特性电流产生电路20，所述正温特性电流产生电路20连接到所述负温特性电流产生电路30上，用于产生正温特性电流；正温平方电流产生电路10，所述正温平方电流产生电路10连接到所述正温特性电流产生电路20和所述负温特性电流产生电路30之间，用于根据所述正温特性电流产生正温平方电流，并且所述正温平方电流与所述负温特性电流和所述正温特性电流叠加形成所述带隙基准电压产生电路的带隙基准电流。本专利技术的一个实施例中，所述正温平方电流产生电路1包括第六MOS管M6、第七MOS管M7、第八MOS管M8、第九MOS管和第二电阻R2，其中:所述第六MOS管M6的源极连接到系统电源VDD，所述第六MOS管M6的栅极连接到所述正温特性电流产生电路20，所述第六MOS管M6的漏极连接到所述第九MOS管M9的栅极并且通过所述第二电阻R2接地；所述第七MOS管M7的源极连接到系统电源VDD，所述第七MOS管M7的漏极连接到所述第七MOS管M7的栅极并且连接到所述第九MOS管M9的漏极，所述第七MOS管M7的栅极连接到所述第八MOS管M8的栅极；所述第八MOS管M8的源极连接到系统电源VDD，所述第八MOS管M8的漏极连接到所述负温特性电流产生电路30 ;所述第九MOS管M9的源极接地。本专利技术的一个实施例中，所述正温特性电流产生电路20包括第一 MOS管Ml、第二MOS管M2、第三MOS管M3、第四MOS管M4、第一电阻R1、第一双极晶体管Ql和第二双极晶体管Q2，其中:所述第一 MOS管Ml的源极连接到系统电源VDD，所述第一 MOS管Ml的漏极连接到所述第三MOS管M3的源极和栅极，所述第一 MOS管Ml的栅极连接到所述第二 MOS管M2的栅极并且连接到所述第六MOS管M6的栅极；所述第二 MOS管M2的源极连接到系统电源VDD，所述第二 MOS管M2的漏极连接到所述第四MOS管M4的源极和所述第六MOS管M6的栅极，并且连接到所述负温特性电流产生电路30 ;所述第三MOS管M3的栅极连接到所述第四MOS管M4的栅极，所述第四MOS管M4的漏极通过所述第一电阻Rl连接到所述第二双极晶体管Q2的发射极；所述第二双极晶体管Q2的集电极和基极接地；所述第三MOS管M3的漏极连接到所述第一双极晶体管Ql的发射极；所述第一双极晶体管Ql的集电极和基极接地。本专利技术的一个实施例中，所述负温特性电流产生电路30包括第五MOS管M5、第三电阻R3和第三双极晶体管Q3，其中:所述第五MOS管M5的源极连接到系统电源VDD，所述第五MOS管M5的栅极连接到所述第六MOS管M6的栅极，所述第五MOS管M5的漏极连接到所述带隙基准电压产生电路的输出端BGR ;所述第三双极晶体管Q3的发射极通过所述第三电阻R3连接到所述输出端BGR，所述第三双极晶体管Q3的集电极和基极接地；所述第八MOS管M8的漏极连接到所述第五MOS管M5的漏极。本专利技术实施例的带隙基准电压产生电路中，包含正温平方电流产生电路，该正温平方电流产生电路产生的正温平方电流与正温特性电流和负温特性电流叠加得到带隙基准电流，进而产生带隙基准电压。该正温平方电流能够使带隙基准电流在高温时得到进一步的补偿，从而产生低温漂系数的带隙基准电流，进而产生低温漂系数的带隙基准电压。【附图说明】图1是现有的带隙基准电压产生电路的结构示意图。图2是本专利技术的一个实施例的低温漂系数的带隙基准电压产生电路的结构示意图。图3是图1和图2中的电路的仿真结果对比图。【具体实施方式】下面将结合附图详细说明本专利技术的实施例的低温漂系数的带隙基准电压产生电路的结构。图1是现有的带隙基准电压产生电路的结构示意图。现有的带隙基准电压产生电路中，PMOS管M2管分别与M1、M5构成电流镜，Ml等比例镜像M2，M5镜像M2的电流且成一定比例放大。NMOS管M3与M4也构成电流镜，M4等比例镜像M3的电流。[0021 ] 在M5的输出端(M5的漏极，即图1中的BGR处)产生正温系数镜像电流Iptat:本文档来自技高网...

【技术保护点】
一种低温漂系数的带隙基准电压产生电路，其特征在于，包括：负温特性电流产生电路（30），所述负温特性电流产生电路（30）用于产生负温特性电流；正温特性电流产生电路（20），所述正温特性电流产生电路（20）连接到所述负温特性电流产生电路（30）上，用于产生正温特性电流；正温平方电流产生电路（10），所述正温平方电流产生电路（10）连接到所述正温特性电流产生电路（20）和所述负温特性电流产生电路（30）之间，用于根据所述正温特性电流产生正温平方电流，并且所述正温平方电流与所述负温特性电流和所述正温特性电流叠加形成所述带隙基准电压产生电路的带隙基准电流。

【技术特征摘要】
1.一种低温漂系数的带隙基准电压产生电路，其特征在于，包括: 负温特性电流产生电路(30)，所述负温特性电流产生电路(30)用于产生负温特性电流； 正温特性电流产生电路(20)，所述正温特性电流产生电路(20)连接到所述负温特性电流产生电路(30)上，用于产生正温特性电流； 正温平方电流产生电路(10)，所述正温平方电流产生电路(10)连接到所述正温特性电流产生电路(20)和所述负温特性电流产生电路(30)之间，用于根据所述正温特性电流产生正温平方电流，并且所述正温平方电流与所述负温特性电流和所述正温特性电流叠加形成所述带隙基准电压产生电路的带隙基准电流。2.如权利要求1所述的电路，其特征在于，所述正温平方电流产生电路(10)包括第六MOS管(M6)、第七MOS管(M7)、第八MOS管(M8)、第九MOS管和第二电阻(R2)，其中: 所述第六MOS管(M6)的源极连接到系统电源(VDD)，所述第六MOS管(M6)的栅极连接到所述正温特性电流产生电路(20)，所述第六MOS管(M6)的漏极连接到所述第九MOS管(M9)的栅极并且通过所述第二电阻(R2)接地； 所述第七MOS管(M7)的源极连接到系统电源(VDD)，所述第七MOS管(M7)的漏极连接到所述第七MOS管 (M7)的栅极并且连接到所述第九MOS管(M9)的漏极，所述第七MOS管(M7)的栅极连接到所述第八MOS管(M8)的栅极； 所述第八MOS管(M8)的源极连接到系统电源(VDD)，所述第八MOS管(M8)的漏极连接到所述负温特性电流产生电路(30)； 所述第九MOS管(M9)的源极接地。3.如权利要求2所述的电路，其特征在于，所述正温特性电流产生电路(20)包括第一MOS管(Ml)、第二 M...

【专利技术属性】
技术研发人员：吕坚，阙隆成，牛润梅，张壤匀，周云，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川;51