输出缓冲器电路和包括该输出缓冲器电路的源极驱动电路制造技术

一种源极驱动电路包括输出缓冲器电路，用以补偿用来驱动显示设备的信号的回转速率。输出缓冲器电路包括偏置电流控制信号生成电路和通道放大电路。所述偏置电流控制信号生成电路对参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号。所述通道放大电路响应于偏置电流控制信号来调整多个输出电压信号的回转速率。然后所述输出信号被用来控制显示设备。

【技术实现步骤摘要】
输出缓冲器电路和包括该输出缓冲器电路的源极驱动电路
这里描述的一个或多个实施例涉及显示设备。
技术介绍
平板设备被广泛地用作显示设备。每个平板设备一般包括显示面板、控制单元、栅极驱动器、以及源极驱动器。源极驱动器使用对应于从控制单元接收的数据信号的电压来驱动显示面板的数据线。在一种类型的设备中，源极驱动器接收从灰度电压生成单元输出的多个灰度电压，并且选择多个灰度电压之一来驱动数据线。
技术实现思路
根据一个实施例，输出缓冲器电路包括:偏置电流控制信号生成电路，其包括参考运算放大器，该偏置电流控制信号生成电路被配置为对参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号；以及通道放大电路，其被配置为响应于偏置电流控制信号调整多个输出电压信号的回转速率，通道放大电路被配置为对多个输入电压信号执行缓冲以生成多个输出电压信号。输出缓冲器电路可以被配置为进一步响应于显示设备的源极驱动电路的灰度码来调整多个输出电压信号的回转速率。多个输出电压信号的尾电流的幅值可以被配置为根据灰度码的位的组合来调整。回转速率可以随着尾电流的增加而增加。偏置电流控制信号生成电路可以包括异或(XOR)电路，其对参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号。偏置电流控制信号可以被配置为在跳变时段期间被激活，在跳变时段中，参考运算放大器的输出信号从最小值改变为最大值的一半。而且，偏置电流控制信号可以被配置为在跳变时段期间被激活，在跳变时段中，参考运算放大器的输出信号从地电压改变为电源电压的一半。偏置电流控制信号生成电路可以包括:第一参考运算放大器，其被配置为缓冲第一参考输入信号以生成第一参考输出信号；第一异或电路，其被配置为对第一参考输入信号和第一参考输出信号执行异或运算；反相器，其被配置为反转第一参考输入信号的相位；第二参考运算放大器，其被配置为缓冲反相器的输出信号以生成第二参考输出信号；第二异或电路，其被配置为对反相器的输出信号和第二参考输出信号执行异或运算；以及或电路，其被配置为对第一异或电路的输出信号和第二异或电路的输出信号执行或运算以生成偏置电流控制信号。第一参考运算放大器和第二参考运算放大器可以被配置为具有基本上相同的一个或多个电特性。另外地，或者替换地，偏置电流控制信号可以被配置为在第一异或电路的输出信号和第二异或电路的输出信号中具有更宽脉冲宽度的信号的脉冲持续时间期间被激活。偏置电流控制信号可以被配置为在以下时段中的更长时段期间被激活:第一跳变时段，其中第一参考运算放大器的输出信号从最小值改变为最大值的一半；或第二跳变时段，其中第二参考运算放大器的输出信号从最大值改变为最大值的一半。偏置电流控制信号可以被配置为在以下时段中的更长时段期间被激活:第一跳变时段，其中第一参考运算放大器的输出信号从地电压增加到电源电压的一半；或第二跳变时段，其中第二参考运算放大器的输出信号从电源电压下降到电源电压的一半。通道放大电路可以包括被配置为生成多个输出电压信号的多个通道放大器，其中，每个通道放大器可以包括:差分输入单元，其被配置为包括P型差分输入单元和N型差分输入单元，并且以差分模式接收输入电压信号和输出电压信号；上偏置单元，电连接到P型差分输入单元，并且被配置为将P型差分输入单元连接到电源电压，并且响应于偏置电流控制信号调整供应给P型差分输入单元的偏置电流的幅值；下偏置单元，其电连接到N型差分输入单元，并且被配置为将N型差分输入单元连接到地电压，并且响应于偏置电流控制信号调整供应给N型差分输入单元的偏置电流的幅值；负载级，其电连接到差分输入单元，并且被配置为作为差分输入单元的负载来操作；以及输出级，其电连接到负载级，并且被配置为将负载级的输出端连接到电源电压或地。[0011 ] 参考运算放大器和通道放大器可以被配置为具有基本上相同的一个或多个电特性。上偏置单元可以包括:第一PMOS晶体管，其被配置为具有连接到电源电压的源极、被施加了第一偏置电压的栅极、以及连接到P型差分输入单元的漏极；第二PMOS晶体管，其被配置为具有连接到电源电压的源极、以及被施加了第一偏置电压的栅极；以及开关，其被配置为耦接在第二 PMOS晶体管的漏极和P型差分输入单元之间，并且响应于偏置电流控制信号而接通或关断。下偏置单元可以包括:第一 NMOS晶体管，其被配置为具有连接到地电压的源极、被施加了第二偏置电压的栅极、以及连接到N型差分输入单元的漏极；第二NMOS晶体管，其被配置为具有连接到地电压的源极、以及被施加了第二偏置电压的栅极；以及开关，其被配置为耦接在第二 NMOS晶体管的漏极和N型差分输入单元之间，并且响应于偏置电流控制信号接通或关断。第二 NMOS晶体管的大小基本上是第一 NMOS晶体管的一半。上偏置单元可以包括:第一 PMOS晶体管，其被配置为具有连接到电源电压的源极、被施加了第一偏置电压的栅极、以及连接到P型差分输入单元的漏极；第二 PMOS晶体管，其被配置为具有连接到电源电压的源极、以及被施加了第一偏置电压的栅极；第三PMOS晶体管，其被配置为具有连接到电源电压的源极、以及被施加了第一偏置电压的栅极；第四PMOS晶体管，其被配置为具有连接到电源电压的源极、以及被施加了第一偏置电压的栅极；第一开关，被配置为耦接在第二 PMOS晶体管的漏极和P型差分输入单元之间，并且响应于偏置电流控制信号接通或关断；第二开关，其被配置为耦接在第三PMOS晶体管的漏极和P型差分输入单元之间，并且响应于灰度码的第一位接通或关断；以及第三开关，其被配置为耦接在第四PMOS晶体管的漏极和P型差分输入单元之间，并且响应于灰度码的第二位接通或关断。第二 PMOS晶体管的大小可以大约是第一 PMOS晶体管的一半，第三PMOS晶体管的大小可以大约是第一 PMOS晶体管的四分之一，以及第四PMOS晶体管的大小可以大约是第一 PMOS晶体管的八分之一。下偏置单元可以包括:第一 NMOS晶体管，其被配置为具有连接到地电压的源极、被施加了第二偏置电压的栅极、以及连接到N型差分输入单元的漏极；第二 NMOS晶体管，其被配置为具有连接到地电压的源极、以及被施加了第二偏置电压的栅极；第三NMOS晶体管，其被配置为具有连接到地电压的源极、以及被施加了第二偏置电压的栅极；第四NMOS晶体管，其被配置为具有连接到地电压的源极、以及被施加了第二偏置电压的栅极；第一开关，被配置为耦接在第二 NMOS晶体管的漏极和N型差分输入单元之间，并且响应于偏置电流控制信号接通或关断；第二开关，其被配置为耦接在第三NMOS晶体管的漏极和N型差分输入单元之间，并且响应于灰度码的第一位接通或关断；以及第三开关，其被配置为耦接在第四NMOS晶体管的漏极和N型差分输入单元之间，并且响应于灰度码的第二位接通或关断。第二 NMOS晶体管的大小可以大约是第一 NMOS晶体管的一半，第三NMOS晶体管的大小可以大约是第一 NMOS晶体管的四分之一，以及第四NMOS晶体管的大小可以大约是第一NMOS晶体管的八分之一。根据另一个实施例，显示设备的源极驱动电路包括:移位寄存器，其被配置为基于时钟信号和输入/输出控制信号生成脉冲信号；数据锁存电路，其被配置为根据移位寄存器的移位顺序来本文档来自技高网...

【技术保护点】
一种输出缓冲器电路，包括：偏置电流控制信号生成电路，其包括参考运算放大器，所述偏置电流控制信号生成电路被配置为对所述参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号；以及通道放大电路，其被配置为响应于所述偏置电流控制信号来调整多个输出电压信号的回转速率，所述通道放大电路被配置为对多个输入电压信号执行缓冲以生成所述多个输出电压信号。

【技术特征摘要】
2013.03.05 KR 10-2013-00234621.一种输出缓冲器电路，包括: 偏置电流控制信号生成电路，其包括参考运算放大器，所述偏置电流控制信号生成电路被配置为对所述参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号；以及 通道放大电路，其被配置为响应于所述偏置电流控制信号来调整多个输出电压信号的回转速率，所述通道放大电路被配置为对多个输入电压信号执行缓冲以生成所述多个输出电压信号。2.如权利要求1所述的电路，其中，所述输出缓冲器电路被配置为进一步响应于显示设备的源极驱动电路的灰度码来调整所述多个输出电压信号的回转速率。3.如权利要求2所述的电路，其中，所述多个输出电压信号的尾电流的幅值被配置为根据所述灰度码的位的组合来调整。4.如权利要求2所述的电路，其中，所述回转速率随着所述尾电流的增加而增加。5.如权利要求1所述的电路，其中，所述偏置电流控制信号生成电路包括: 异或电路，其对所述参考运算放大器的输入信号和输出信号执行异或运算以生成偏置电流控制信号。6.如权利要 求5所述的电路，其中，所述偏置电流控制信号被配置为在跳变时段期间被激活，在所述跳变时段中，所述参考运算放大器的输出信号从最小值改变为最大值的一半。7.如权利要求5所述的电路，其中，所述偏置电流控制信号被配置为在跳变时段期间被激活，在所述跳变时段中，所述参考运算放大器的输出信号从地电压改变为电源电压的一半。8.如权利要求1所述的电路，其中，所述偏置电流控制信号生成电路包括: 第一参考运算放大器，其被配置为缓冲第一参考输入信号以生成第一参考输出信号； 第一异或电路，其被配置为对第一参考输入信号和第一参考输出信号执行异或运算； 反相器，其被配置为反转第一参考输入信号的相位； 第二参考运算放大器，其被配置为缓冲所述反相器的输出信号以生成第二参考输出信号; 第二异或电路，其被配置为对所述反相器的输出信号和第二参考输出信号执行异或运算；以及 或电路，其被配置为对第一异或电路的输出信号和第二异或电路的输出信号执行或运算以生成偏置电流控制信号。9.如权利要求8所述的电路，其中，第一参考运算放大器和第二参考运算放大器被配置为具有基本上相同的一个或多个电特性。10.如权利要求8所述的电路，其中，所述偏置电流控制信号被配置为在第一异或电路的输出信号和第二异或电路的输出信号当中具有更宽脉冲宽度的信号的脉冲持续时间期间被激活。11.如权利要求8所述的电路，其中，所述偏置电流控制信号被配置为在以下时段中的更长时段期间被激活: 第一跳变时段，其中第一参考运算放大器的输出信号从最小值改变为最大值的一半；或 第二跳变时段，其中第二参考运算放大器的输出信号从最大值改变为最大值的一半。12.如权利要求8所述的电路，其中，所述偏置电流控制信号被配置为在以下时段中的更长时段期间被激活: 第一跳变时段，其中第一参考运算放大器的输出信号从地电压增加到电源电压的一半；或 第二跳变时段，其中第二参考运算放大器的输出信号从电源电压下降到电源电压的一半。13.如权利要求1所述的电路，其中，所述通道放大电路包括被配置为生成所述多个输出电压信号的多个通道放大器，其中，每个通道放大器包括: 差分输入单元，其被配置为包括P型差分输入单元和N型差分输入单元，并且以差分模式接收输入电压信号和输出电压信号； 上偏置单元，其电连 接到P型差分输入单元，并且被配置为将P型差分输入单元连接到电源电压，并且响应于所述偏置电流控制信号来调整供应给P型差分输入单元的偏置电流的幅值； 下偏置单元，其电连接到N型差分输入单元，并且被配置为将N型差分输入单元连接到地电压，并且响应于所述偏置电流控制信号来调整供应给N型差分输入单元的偏置电流的幅值； 负载级，其电连接到所述差分输入单元，并且被配置为作为所述差分输入单元的负载来操作；以及 输出级，其电连接到所述负载级，并且被配置为将所述负载级的输出端连接到电源电压或地。14.如权利要求13所述的电路，其中，所述参考运算放大器和通道放大器被配置为具有基本上相同的一个或多个电特性。15.如权利要求13所述的电路，其中，所述上偏置单元包括: 第一 PMOS晶体管，其被配置为具有连接到电源电压的源极、被施加了第一偏置电压的栅极、以及连接到P型差分输入单元的漏极； 第二 PMOS晶体管，其被配置为具有连接到电源电压的源极、以及被施加了第一偏置电压的栅极；以及 开关，其被配置为耦接在第二 PMOS晶体管的漏极和P型差分输入单元之间，并且响应于所述偏置电流控制信号而接通或关断。16.如权利要求15所述的电路，其中，第二PMOS晶体管的大小基本上是第一 PMOS晶体管的一半。17.如权利要求13所述的电路，其中，所述下偏置单元包括: 第一 NMOS晶体管，其被配置为具有连接到地电压的源极、被施加了第二偏置电压的栅极、以及连接到N型差分输入单元的漏极； 第二 NMOS晶体管，其被配置为具有连接到地电压的源极、以及被施加了第二偏置电压的栅极；以及 开关，其被配置为耦接在第二 NM...

【专利技术属性】
技术研发人员：金珍汉，权宰郁，刘圣钟，李河俊，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国;KR