半导体器件和制造半导体器件的方法技术

本发明专利技术涉及半导体器件和制造半导体器件的方法。一种半导体器件包括在具有第一主表面的半导体衬底中形成的晶体管。该晶体管包括源极区域、漏极区域、沟道区域、漂移区和邻近于沟道区域的栅电极。栅电极被配置为控制在沟道区域中形成的沟道的传导性，沟道区域和漂移区在源极区域和漏极区域之间被沿着第一方向置放，第一方向平行于第一主表面。沟道区域具有沿着第一方向延伸的第一突脊的形状，并且晶体管包括邻近于漂移区布置的第一场板。

【技术实现步骤摘要】
半导体器件和制造半导体器件的方法
本说明书涉及一种半导体器件和一种制造半导体器件的方法。
技术介绍
通常在汽车和工业电子设备中采用的MOS功率晶体管或者MOS功率器件当被接通时应该具有低的接通电阻（Ron）。在断开状态中，它们应该具有高的击穿电压特性并且承受源极-漏极电压。例如，当被切断时，MOS功率晶体管应该承受几十到几百伏特的漏极到源极电压Vds。作为进一步的实例，MOS功率晶体管以低电压降Vds在大约2到20V的栅极-源极电压下传导可以高达几百安培的非常大的电流。根据通常采用的技术，使用包括漏极延展区域或者基于所谓的降低表面电场（resurf）概念的横向MOS晶体管。根据该降低表面电场概念，在断开状态中，电荷被置放在漂移区域之下的掺杂部分移除。可替代地，可以作为置放在漂移区域之上并且被从漂移区域绝缘的电极实现这个掺杂部分。为了进一步降低Rdson和寄生电容，正在找寻用于实现晶体管的、新的概念。
技术实现思路
根据一个实施例，一种在半导体衬底中形成的半导体器件包括第一主表面和晶体管。该晶体管包括源极区域、漏极区域、沟道区域、漂移区和邻近于沟道区域的栅电极，栅电极被配置为控制在沟道区域中形成的沟道的传导性。沟道区域和漂移区在源极区域和漏极区域之间被沿着第一方向置放，该第一方向平行于第一主表面。沟道区域具有沿着第一方向延伸的第一突脊的形状。该晶体管进一步包括邻近于漂移区布置的第一场板。根据进一步的实施例，一种在半导体衬底中形成的半导体器件包括第一主表面和晶体管。该晶体管包括源极区域、漏极区域、沟道区域、漂移区和邻近于沟道区域的栅电极，栅电极被配置为控制在沟道区域中形成的沟道的传导性。沟道区域和漂移区在源极区域和漏极区域之间被沿着第一方向置放，该第一方向平行于第一主表面。沟道区域具有沿着第一方向延伸的第一突脊的形状，该第一突脊具有第一宽度d1，使得：d1≤2xld，其中ld表示在第一突脊和栅电介质之间的界面处形成的耗尽区的长度，栅电介质被置放在第一突脊和栅电极之间。根据进一步的实施例，描述了一种在半导体衬底中制造半导体器件的方法，该半导体衬底包括第一主表面和晶体管。根据该方法，形成该晶体管包括形成源极区域、漏极区域、沟道区域、漂移区和邻近于沟道区域的栅电极，其中沟道区域和漂移区被形成为在源极区域和漏极区域之间沿着第一方向置放，该第一方向平行于第一主表面。形成沟道区域包括在半导体衬底中形成第一突脊，第一突脊沿着第一方向延伸，第一突脊具有第一宽度d1，使得：d1≤2xld，其中ld表示在第一突脊和栅电介质之间的界面处形成的耗尽区的长度，栅电介质被置放在第一突脊和栅电极之间。附图说明附图被包括用于提供对于本专利技术的实施例的进一步的理解并且在本说明书中结合并且构成它的一个部分。附图示意本专利技术的实施例并且与说明书一起地用于解释原理。将易于理解本专利技术的其它实施例和预期优点中的很多优点，因为通过参考以下详细说明，它们得到更好的理解。附图的元件并不是必要地相对于彼此成比例。类似的附图标记标注相应的类似的部分。图1A示出根据一个实施例的半导体器件的一个实例的平面视图；图1B示出图1A所示半导体器件的截面视图；图1C示出沿着与沿其截取图1B的截面视图的方向垂直的方向截取的、根据一个实施例的半导体器件的截面视图；图1D示出沿着与沿其截取图1B的截面视图的方向垂直的方向截取的、该半导体器件的进一步的截面视图；图2示出根据进一步实施例的半导体器件的平面视图；图3A到3D示出在执行一种制造方法的加工方法时半导体衬底的截面视图；并且图4A和4B概略地示出示意根据实施例的、用于制造半导体器件的步骤的流程图。具体实施方式在以下详细说明中，对于附图进行参考，附图形成它的一个部分，并且在其中通过示意的方式示意可以在其中实践本专利技术的具体实施例。在这方面，方向术语诸如“顶”、“底”、“前”、“后”、“首”、“尾”等是参考所描述的图的定向使用的。因为本专利技术的实施例的部件能够被以多种不同的定向定位，所以方向术语是为了示意的意图使用的而绝非加以限制。应该理解在不偏离由权利要求限定的范围的情况下，可以利用其它的实施例并且可以作出结构或者逻辑变化。实施例的说明不是限制性的。特别地，在下文中描述的实施例的元件可以被与不同的实施例的元件组合。在以下说明中使用的术语“晶圆”、“衬底”或者“半导体衬底”可以包括具有半导体表面的任何半导体基结构。晶圆和结构应该理解为包括硅、绝缘体上硅（SOI）、蓝宝石上硅（SOS）、掺杂和非掺杂半导体、被基部半导体基础支撑的硅的外延层、和其它半导体结构。半导体不需要是硅基的。半导体同样能够是硅-锗、锗或者砷化镓。根据本申请的实施例，通常，碳化硅（SiC）或者氮化镓（GaN）是半导体衬底材料的进一步的实例。如在本说明书中使用的术语“横向”和“水平”旨在描述平行于半导体衬底或者半导体本体的第一表面的定向。这能够例如是晶圆或者管芯的表面。如在本说明书中使用的术语“竖直”旨在描述垂直于半导体衬底或者半导体本体的第一表面布置的定向。附图和说明书通过接着掺杂类型“n”或者“p”地示意“-”或者“+”而示意相对掺杂浓度。例如，“n-”意味着低于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有比“n”掺杂区域更高的掺杂浓度。相同的相对掺杂浓度的掺杂区域并不是必要地具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可以具有相同或者不同的绝对掺杂浓度。在附图和说明书中，为了更好地理解起见，经常掺杂部分被指定为是“p”或者“n”掺杂的。如应该清楚地理解地，这个指定绝非旨在是限制性的。掺杂类型能够是任意的，只要所描述的功能性得以实现。此外，在所有的实施例中，掺杂类型都能够被颠倒过来。如在本说明书中采用地，术语“耦接”和/或“电耦接”并非意在意味着元件必须被直接地耦接到一起——可以在被“耦接”或者“电耦接”的元件之间提供居间的元件。术语“电连接”旨在描述在被电连接到一起的元件之间的低欧姆电连接。通常，为了图案化材料层，可以使用其中提供适当的光致抗蚀剂材料的光刻方法。使用适当的光掩模，光致抗蚀剂材料被光刻图案化。图案化的光致抗蚀剂层能够在随后的加工步骤期间被用作掩模。例如，如通常地那样，硬掩模层或者由适当的材料诸如氮化硅、多晶硅或者碳制成的层可以被提供在所要图案化的材料层之上。例如使用蚀刻过程，硬掩模层被光刻图案化。采取图案化的硬掩模层作为蚀刻掩模，材料层被图案化。如在这里所使用地，术语“具有”、“含有”、“包含”、“包括”等是开放式术语，其指示所陈述的元件或者特征的存在但是并不排除另外的元件或者特征。冠词（“a”、“an”和“the”）旨在包括复数以及单数，除非上下文清楚地另有指示。图1A示出根据一个实施例的半导体器件的平面视图，并且图1B示出在I和I'之间截取的半导体器件的截面视图。图1所示半导体器件包括源极区域201、漏极区域205、沟道区域220和漂移区260。源极区域201、漏极区域205和漂移区260可以掺杂有第一导电类型的掺杂剂，例如n型掺杂剂。源极和漏极区域201、205的掺杂浓度可以高于漂移区260的掺杂浓度。沟道区域220被布置在源极区域201和漂移区260之间。沟道区域220掺杂有第二导电类型的掺杂剂，例如，被p掺本文档来自技高网...

【技术保护点】
一种包括在具有第一主表面的半导体衬底中形成的晶体管的半导体器件，所述晶体管包括：源极区域；漏极区域；沟道区域；漂移区；邻近于所述沟道区域的栅电极，所述栅电极被配置为控制在所述沟道区域中形成的沟道的传导性，所述沟道区域和所述漂移区在所述源极区域和所述漏极区域之间被沿着第一方向置放，所述第一方向平行于所述第一主表面，所述沟道区域具有沿着所述第一方向延伸的第一突脊的形状；和邻近于所述漂移区布置的第一场板。

【技术特征摘要】
2012.12.03 US 13/692,0591.一种包括在具有第一主表面的半导体衬底中形成的晶体管的半导体器件，所述晶体管包括：源极区域；漏极区域；沟道区域；漂移区；邻近于所述沟道区域的栅电极，所述栅电极被配置为控制在所述沟道区域中形成的沟道的传导性，所述沟道区域和所述漂移区在所述源极区域和所述漏极区域之间被沿着第一方向置放，所述第一方向平行于所述第一主表面，所述沟道区域通过在所述半导体衬底中的相邻的第一沟槽被图案化为沿着所述第一方向延伸的第一突脊；和邻近于所述漂移区布置的第一场板，其中所述栅电极布置在沿着所述第一方向延伸的栅极沟槽中，并且所述第一场板布置在沿着所述第一方向延伸的场板沟槽中，其中所述栅极沟槽和所述场板沟槽被形成为使得在相邻栅极沟槽之间的节距不同于在相邻场板沟槽之间的节距。2.根据权利要求1所述的半导体器件，其中所述栅电极被置放在所述第一突脊的至少两侧处。3.根据权利要求1所述的半导体器件，其中所述第一突脊包括顶侧和两个侧壁。4.根据权利要求3所述的半导体器件，其中当所述半导体器件在接通状态中操作时，沿着所述侧壁中的至少一个形成传导反型层。5.根据权利要求1所述的半导体器件，其中所述漂移区的一个部分通过在所述半导体衬底中的相邻的第二沟槽被图案化为沿着所述第一方向延伸的第二突脊。6.根据权利要求5所述的半导体器件，其中所述第一场板的部分被置放在所述第二突脊的至少两侧处。7.根据权利要求5所述的半导体器件，其中所述第二突脊具有与所述第一突脊的宽度不同的宽度。8.根据权利要求1所述的半导体器件，其中所述栅电极和所述第一场板被相互隔离。9.根据权利要求1所述的半导体器件，进一步包括第二场板，所述第二场板在所述第一场板和所述漏极区域之间被沿着所述第一方向邻近于所述第一主表面布置。10.根据权利要求9所述的半导体器件，其中所述第二场板被耦接到电势并且所述第一场板被耦接到与耦接到所述第二场板的电势不同的电势。11.根据权利要求5所述的半导体器件，其中所述漂移区的进一步的部分通过在所述半导体衬底中的相邻的第三沟槽被图案化为沿着所述第一方向延伸的第三突脊，所述半导体器件进一步包括第二场板，所述第二场板在所述第一场板和所述漏极区域之间被邻近于所述第三突脊布置。12.根据权利要求11所述的半导体器件，其中所述第三突脊具有与所述第二突脊的宽度不同的宽度。13.根据权利要求1所述的半导体器件，其中所述第一突脊的宽度d是：d≤2ld，其中ld表示在所述第一突脊和所述栅电极之间的界面处形成的耗尽区的长度。14.根据权利要求1所述的半导体器件，其中所述源极和所述漏极区域被置放在所述半导体衬底内并且大致地延伸到所述栅电极沿着所述半导体衬底的深度方向从所...

【专利技术属性】
技术研发人员：A迈泽，T施勒泽，
申请(专利权)人：英飞凌科技股份有限公司，
类型：发明
国别省市：德国;DE