本发明公开了一种半导体元件及其制造方法与存储器的制造方法。半导体元件的制造方法包括：于基底及其上的材料层中形成第一与第二沟道，第一沟道的宽度小于第二沟道；形成覆盖材料层并填满第一与第二沟道的流动性隔离材料；移除第二沟道中的部分流动性隔离...

本发明公开了一种存储器阵列的操作方法。操作方法包括一全部编程步骤、一擦除步骤及一选择编程步骤。全部编程步骤用以对NAND串行的所有存储单元进行编程。擦除步骤系在全部编程步骤之后，且用以对NAND串行的所有存储单元进行擦除。选择编程步骤系...

本发明公开了一种，包括：一记忆单元，包含多个记忆胞；一控制器，包含一储存单元，储存多个操作选择，各操作选择对应至多个记忆胞中至少一被选记忆胞的一属性(property)。

一种防止读取干扰的读取方法及应用其的存储器。该读取方法包括以下步骤：选择数个串列选择线(string select line)的至少其中之一，并施加一预定串列选择电压至选择的串列选择线。仅选择数个接地选择线(ground select ...

集成电路包含3D存储器区块与3D电容区块。3D电容包括与多个绝缘条交错之多个导电条的多个堆叠，与第一终端连接至一或更多个堆叠中的连续阶层中的导电条，以此导电条作用为3D电容的第一极板。第二终端绝缘于第一终端，或连接至另一或其它堆叠中的连...

存储器阵列的操作方法存储器阵列包括一第一存储单元、一第二存储单元及一第三存储单元，共享一栅极并沿着栅极的延伸方向依序配置。存储器阵列的操作方法包括以下步骤。提供一第一偏压至第一存储单元的一信道，以编程第一存储单元。提供一第二偏压至第二存...

一种非易失性存储装置的感测电路，包括偏压产生电路以及第一感测放大器。偏压产生电路包括以参考电流偏压的驱动电路以及运算放大器。运算放大器的非反向输入端接收参考电压，反向输入端借由负反馈路径产生输出电压，负反馈路径包括驱动电路。第一感测放大...

一种电子装置，用以寻找一码字中的错误位置。电子装置包含多个功率控制单元，用以寻找该码字中的错误位置。多个功率控制单元并联的耦接。每一功率控制单元包含对应的多个输入控制电路以分别开启或关闭对应的功率控制单元。

本发明公开了一种三维电路及其制造方法。多层电路(例如，3D存储器阵列)具有一组围绕配置在多层区域的周边的接触区域，其中联机形成至在W个层中的电路元件。各接触区域具有多个在其上具有着陆区的梯级，其包括在多达M个层上的梯级，其中M可远小于W...

一种存储器元件的两侧步进写入操作，此存储器元件包括具有多个存储单元C1(i)的第一叠层结构和多个存储单元C2(i)存储器的第二叠层结构。i代表存储单元的阶层。步进写入操作包括对第一叠层结构和第二叠层结构的存储单元施加初步写入阶段S1、中...

本发明公开了一种具有可交换栅极/通道晶体管的存储器元件与其制造方法，该存储器元件包括一底导电线、一叠层结构、一侧氧化层、一介电层以及一侧半导体层。叠层结构设置于底导电线上。叠层结构包括一第一半导体层、一第二半导体层及多个氧化层。第二半导...

一种存储器装置与其编程方法，且所述存储器装置的编程方法包括下列步骤。执行存储单元分组程序，以将多个存储单元划分成多个群组。在执行存储单元分组程序之后执行编程程序，且编程程序包括下列步骤。提供第一编程脉冲、第二编程脉冲以及验证脉冲至字线。...

本发明阐述了一种利用存储于非易失性存储器中的安全密钥以及在包括例如闪存单元等非易失性存储器单元的集成电路上产生基于物理不可复制功能的数据集的系统及方法。所述方法包括：将安全密钥存储于非易失性存储器阵列的多个区块中的特定区块中；在耦合至非...

本发明阐述了一种利用存储于非易失性存储器中的安全密钥以及在包括例如闪存单元等非易失性存储器单元的集成电路上产生基于物理不可复制功能的数据集的系统及方法。所述方法包括：将安全密钥存储于非易失性存储器阵列的多个区块中的特定区块中；在耦合至非...

本发明公开了一种利用存储于非易失性存储器中的安全密钥以及在包括例如闪存存储单元等非易失性存储器存储单元的集成电路上产生基于物理不可复制功能的数据集的系统及方法。该方法包括：将安全密钥存储于非易失性存储器阵列的多个区块中的特定区块中；在耦...

一种存储器结构，包括一基板、一阵列部分、一周边部分以及多个接触窗。阵列部分设置于基板上。周边部分设置于阵列部分上。多个接触窗连接阵列部分至周边部分。

本发明公开了一种存储单元的操作方法及其应用，该存储单元的操作方法，包括：在一读取脉冲之前，施加一预备脉冲；其中该预备脉冲实质大于一最大阈值电压或实质小于一最小阈值电压。

一种具有高耐久性的相变存储器的集成电路及其制造方法。本发明公开一种交叉点阵列中的存储单元，其具有较佳的耐久性。各存储单元设置于第一导体及第二导体之间，包括开关与相变材料柱体串联。此柱体在接近第二导体的一端具有富碲材料，而在接近第一导体的...

本发明公开了一种三维非易失性存储器，包括基底、堆叠结构与沟道层。堆叠结构设置于基底上，且包括多个第一介电层、多个栅极与多个电荷存储结构。第一介电层与栅极交替地堆叠。电荷存储结构设置于栅极的一侧。相邻两个电荷存储结构借助位于其间的第一介电...

本发明提供了一种具有缩小尺寸串列选择线元件的三维半导体元件，包括相互平行的多层存储器层垂直堆叠于一基板上；一上方选择层位于存储器层上方和一下方选择层位于基板上方，上方选择层和下方选择层其中之一包括多条相互平行的串列选择线；多条位线相互平...