本发明公开了一种存储器装置及其操作方法。存储器装置包括一第一存储器阵列及一第二存储器阵列。第一存储器阵列及第二存储器阵列为不同类型的存储器，且形成于一晶圆的单一存储器晶粒上。该操作方法包括：编程、擦除或读取该第一存储器阵列，其中该第一存...

一种集成电路及其制造方法。该集成电路包括位于位线导体层中的多条位线以及字线导体层中的多条字线之间的中间层。此中间层包括穿过层间绝缘结构的多个存储器柱。各存储器柱包括存储单元及存取单元。在存储单元的阶层中的层间绝缘结构，相比于在存取单元的...

一种三维半导体组件，包括多层存储层，垂直堆叠于一基板上方且存储层相互平行；一上方选择层位于存储层上方，和一下方选择层位于基板上方；多条串列垂直于存储层和基板，且串列电性连接至对应的上方选择层和下方选择层；以及多条位线相互平行地位于基板上...

一种存储器元件包括指令逻辑允许指令以指令通信协议中断识别写入操作的第一指令序列，然后直接进行接收和译码识别读取操作的第二指令序列，而不会发生与完成第一指令序列相关联的延迟。此外，指令逻辑被配置来响应发出于第二指令序列之后的第三指令序列。...

本发明公开了一种电阻式存储器元件及其制作方法与应用，该电阻式存储器元件包括半导体基材、介电层、绝缘层以及金属电极层。其中，半导体基材，具有一个上表面以及一个由上表面延伸进入半导体基材的凹室。介电层位于半导体基材之上，且具有一个贯穿开口对...

本发明提供了一种存储器结构及其制造方法。该存储器结构包括多个存储器区段。存储器区段各包括存储器阵列区、存储器选择区、半导体栅电极、半导体通道、栅介电层、栅电极层与通道层。存储器选择区邻近存储器阵列区。半导体通道连接半导体栅电极。栅电极层...

本发明公开了一种双载子结晶体管，包括基底、第一阱区、第二阱区、射极、集极、基极、第一硬掩膜层与第二硬掩膜层。第一阱区设置于基底中。第二阱区设置第一阱区中。射极设置于第二阱区中。集极设置于第一阱区中。基极设置于第二阱区中，且位于射极与集极...

本发明提供了一种接触垫结构，包括交替堆叠的N层(N≥6)绝缘层及N层导电层，且具有排成二维阵列的N个区域露出各导电层。当这些导电层由下至上编号为第1至第N导电层时，同列的区域中露出的导电层的编号Ln朝一行方向递减，相邻两列的区域之间的L...

本发明提供一种执行存取操作的方法及装置，此装置包含地址计数器及相关联的逻辑，用于产生地址以执行巢状环绕存取操作。巢状环绕存取操作可为读取操作或写入操作。环绕区段长度及环绕计数定义环绕区块。最初设定成所供应起始地址的回绕起始地址自环绕区段...

本发明提出一种存储器架构，其改善了针对可编程电阻值存储单元写入数据的双极性电流方向操作的可控性，所述存储器架构包括基于金属氧化物存储器材料的ReRAM存储单元。取代对特定译码器晶体管或单元选择装置施加固定的栅极电压，控制电压的值是在完全...

本发明公开了一种存储器结构及其制造方法。存储器结构包括一底氧化层、一第一导体层、一第一绝缘凹槽、多个绝缘层、多个第二导体层、一第二绝缘凹槽、一通道层以及一存储层。第一导体层位于底氧化层上。第一绝缘凹槽穿过第一导体层且位于底氧化层上，且第...

一种接触垫结构，包括交替堆叠的N层(N≥6)绝缘层及N层导电层，且具有排成二维阵列的N个区域露出各导电层。当所述导电层由下至上编号为第1至第N导电层时，同列的区域中露出的导电层的编号Ln朝一行方向递减，相邻两列的区域之间的Ln值差异固定...

本发明公开了一种半导体结构，包括一基板、多个第一叠层结构以及两个第二叠层结构。第一叠层结构设置于基板上，且每个第一叠层结构包括多个交互叠层的金属层与氧化层。第二叠层结构设置于基板上，且每个第二叠层结构包括多个交互叠层的氮化硅层与氧化层。...

一种存储器元件，可减少三维垂直通道存储器元件相邻二区块之间的顶部导电结构。在一些实施例中，垂直的柱状体和串行选择线以及字线交叉，并且排列于一个被旋转的网格中，而形成“扭曲”的柱状体阵列。此处所述的三维NAND阵列结构呈现波浪状，顺着排列...

本发明提供了一种半导体结构及其制造方法。该半导体结构包括：基板、导电层、绝缘层、包含第一存储器结构群及第二存储器结构群的存储器结构、隔离沟槽，以及共同源极沟槽。导电层与绝缘层交替堆叠于基板上。各第一存储器结构群包括第一存储器结构，各第二...

一种自合并轮廓(self‑merging profile，SMP)方法以制造半导体元件以及使用SMP方法所制造的元件。在例示性实施例中，提供一种半导体元件。例示性半导体元件包括(a)多条导线、(b)多个导电接垫、(c)多个虚拟尾部以及(...

本发明公开了一种静电放电保护装置、存储器元件及静电放电保护方法。此静电放电保护装置包括：半导体基材、第一栅极结构、第一掺杂区、第二掺杂区以及第三掺杂区。半导体基材包括一个具有第一电性的掺杂阱区，且其一端接地。第一栅极结构，位于掺杂阱区之...

本发明公开了一种半导体结构及其制造方法。半导体结构包括一叠层结构、一刻蚀停止层以及一导电结构。叠层结构包括多个导电层及多个绝缘层，导电层与绝缘层系交错叠层设置(interlaced)。刻蚀停止层形成于叠层结构的一侧壁上，刻蚀停止层的一能...

本发明公开了一种静电放电保护装置及方法，静电放电保护装置包括：半导体基材、第一阱区、第二阱区、第一掺杂区、第二掺杂区、第三掺杂区以及第四掺杂区。第一阱区和第二阱区皆位于半导体基材中，分别具有第一电性和第二电性。第一掺杂区具有第二电性，位...

一种相变储存元件、包含此相变储存元件的集成电路芯片及其制作方法。此相变储存元件包括一个相变储存区具有多重的相变区域(例如两个)，具有不同相变材料，串联于写入/读取线和选择元件的导电端之间。