一种集成电路的制造方法，包含在结晶的晶圆的表面形成沟槽，且沟槽沿着结晶方向＜100＞延伸。此晶圆可经历较少的形变，因为当使用旋涂介电材料填满沟槽时引起较少的应力。因此，解决由晶圆形状改变造成的覆盖问题。

本发明公开了一种应用单极可编程金属化存储单元的存储器装置、集成电路与其制造方法。该可编程金属化装置包括一第一电极与一第二电极，以及串联在第一与第二电极之间的一介电层、一导电离子势垒层与一离子供应层。在操作中，一导电桥是通过使用具有相同极...

一种相变化存储器元件的制作方法及集成电路存储器元件。该相变化存储器元件为具有复合存储器单元的相变化存储器元件，包括第一存储材料层和第二存储材料层。此复合存储器由基本的相变化材料所组成，例如硫属化合物，以及一或多种添加剂。第一存储材料层采...

本发明公开了一种具有齐纳二极管的半导体元件及其制造方法，具有齐纳二极管的半导体元件包括：基底；具有第一导电型的阱区，配置于基底中；具有第一导电型的第一杂质区，配置于阱区中；具有第二导电型的第二杂质区，配置于阱区中，第二导电型与第一导电型...

本发明提供一种存储器读取方法。该存储器读取方法包含以下步骤：使用一第一电压电平执行一第一读取操作以从存储器阵列读取数据；决定对应于从存储器阵列中读取的数据的位的数目的一瞬时位计数；取得对应于被写入的数据的位的数目的一记录位计数，被写入的...

本发明公开了一种集成电路，包括多个条状材料以及多个着陆区。条状材料位于一基板上，条状材料包括多个条S(i)，i从3至n的每条S(i)具有一第一区段及一第二区段，第二区段通过一间隙与第一区段分开。着陆区包括多个着陆区A(i)，i从3至n‑...

本发明提供许多不同的实施例以增加在多模总线上的许多引脚上同一方向进行数据传输的传输速度。该总线具有在此总线上传输的多个数据传输引脚。该总线也具有芯片选择引脚，以指示在该集成电路与另一集成电路之间是否正在进行通讯。该总线还具有时钟引脚。该...

本发明公开了一种静电放电保护元件，包括：电源钳位电路以及隔离电路。电源钳位电路包括第一稽纳二极管与第二稽纳二极管。第一稽纳二极管的阴极耦接至第一电源供应线。第一稽纳二极管的阳极耦接至第二稽纳二极管的阳极。第二稽纳二极管的阴极耦接至第二电...

本发明公开了一种存储器结构，包括相变材料层、第一电极、第二电极、及导电间隙壁。第二电极与第一电极分别电性连接至相变材料层的上表面与下表面。导电间隙壁彼此分开且位于相变材料层的侧表面上。

一种操作每一存储单元单一位的存储器的方法，包括由设定一第一范围阈值电压中的阈值电压，擦除一存储单元群组，建立一第一逻辑值。在擦除后，第一写入包括编程第一选择的存储单元，由设定一第二范围阈值电压中的阈值电压以建立一第二逻辑值，及保存一感测...

一种调整延伸极化码的码长度的方法及装置。该调整延伸极化码的码长度的方法包含以下步骤：产生用于延伸极化码的产生器矩阵，产生器矩阵包含标准极化码部分以及额外冻结部分，标准极化码部分有N个位通道，包含K个信息位通道及N‑K个冻结位通道，额外冻...

一种调整延伸极化码的码长度的方法及装置。该调整延伸极化码的码长度的方法包含以下步骤：产生用于延伸极化码的产生器矩阵，产生器矩阵包含标准极化码部分以及额外冻结部分，标准极化码部分有N个位通道，包含K个信息位通道及N‑K个冻结位通道，额外冻...

一种调整延伸极化码的码长度的方法及装置。该调整延伸极化码的码长度的方法包含以下步骤：产生用于延伸极化码的产生器矩阵，产生器矩阵包含标准极化码部分以及额外冻结部分，标准极化码部分有N个位通道，包含K个信息位通道及N‑K个冻结位通道，额外冻...

本发明公开了一种存储器元件及其制作方法，该存储器元件包括半导体基材、隔离层、第一导体层、接触插塞、多个绝缘层、多个第二导体层、通道层以及存储层。隔离层位于半导体基材上。第一导体层位于隔离层上接触插塞穿过隔离层且与第一导体层和半导体基材电...

本发明公开了一种存储器元件及其制作方法，该存储器元件包括半导体基材、隔离层、第一导体层、接触插塞、多个绝缘层、多个第二导体层、通道层以及存储层。隔离层位于半导体基材上。第一导体层位于隔离层上接触插塞穿过隔离层且与第一导体层和半导体基材电...

本发明公开了一种半导体制造装置及半导体制造装置中的加热器的调整方法。半导体制造装置包括晶圆高度分布信息测量装置、数据处理装置、工艺腔室及加热器。数据处理装置耦接至晶圆高度分布信息测量装置。加热器设置于工艺腔室中且耦接至数据处理装置。加热...

本发明公开了一种存储器的多个存储器单元的一目标字线的读取数据方法及存储器装置。该读取数据方法包括：决定该目标字线的一干扰状态；该干扰状态反映一相邻字线对该目标字线的这些存储器单元的一干扰；该方法更包括：根据该目标字线的该干扰状态，决定该...

本发明提供了一种存储装置与电阻式存储单元的操作方法。该存储装置包括电阻式存储单元。该电阻式存储单元包括第一电极、第二电极及存储膜。该存储膜在第一电极与第二电极之间。第一电极包括底电极部分与从底电极部分向上延伸的壁电极部分。壁电极部分在存...

本发明提供了一种极化码通道感知(polar codes channel‑awareprocedure)的执行方法与装置。数个二位通道(bit‑channels)具有动态的一极化码架构(polar code construction)。极...

本发明公开了一种延迟电路，包括正向延迟电路，正向延迟电路具有多个第一级。各第一级引入一延迟时间，这些第一级的这些延迟时间是不同的。延迟电路更包括：一控制电路耦接至正向延迟电路；及反向延迟电路，反向延迟电路耦接至该控制电路，且具有多个第二...