存储器阵列的操作方法技术

本发明专利技术公开了一种存储器阵列的操作方法。操作方法包括一全部编程步骤、一擦除步骤及一选择编程步骤。全部编程步骤用以对NAND串行的所有存储单元进行编程。擦除步骤系在全部编程步骤之后，且用以对NAND串行的所有存储单元进行擦除。选择编程步骤系在擦除步骤之后，且系用以编程NAND串行的存储单元的一部分。存储器阵列包括一NAND串行。NAND串行包括一柱状通道层、一柱状存储层及多个控制栅。控制栅间隔环绕柱状存储层。存储单元系定义在柱状通道层与控制栅的交错处。

【技术实现步骤摘要】
存储器阵列的操作方法
本专利技术是有关于一种存储器阵列的操作方法，且特别是有关于一种能提升装置稳定性的存储器阵列的操作方法。
技术介绍
随着集成电路中元件的关键尺寸逐渐缩小至工艺技术所能感知的极限，设计者已经开始寻找可达到更大存储器密度的技术，藉以达到较低的位成本(costsperbit)。目前正被关注的技术包括位于单一芯片上具有存储单元多层结构的三维立体与非门存储器(NANDmemory)及其操作。然而，目前存储器阵列仍有性质会随数据保存时间变异的问题。
技术实现思路
本专利技术系有关于一种存储器阵列的操作方法。根据本专利技术的一方面，提出一种存储器阵列的操作方法。存储器阵列包括一NAND串行。NAND串行包括一柱状通道层、一柱状存储层及多个控制栅。控制栅间隔环绕柱状存储层。存储单元系定义在柱状通道层与控制栅的交错处。操作方法包括一全部编程步骤、一擦除步骤及一选择编程步骤。全部编程步骤系用以对NAND串行的所有存储单元进行编程。擦除步骤系在编程步骤之后，且系用以对NAND串行的所有存储单元进行擦除。选择编程步骤系在擦除步骤之后，且系用以编程NAND串行的存储单元的一部分。根据本专利技术的另一方面，提出一种存储器阵列的操作方法。存储器阵列包括共享一存储层且相邻的至少三个存储单元。操作方法包括对相邻的至少三个存储单元进行一全部编程步骤。然后，对相邻的至少三个存储单元进行一擦除步骤。然后，仅对相邻的至少三个存储单元的一部分进行一选择编程步骤。为了对本专利技术的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：附图说明图1绘示根据一实施例的存储器阵列中一NAND串行的部分存储结构立体图。图2绘示图1的存储结构沿AA线的剖面图。图3绘示应用根据一实施例的操作方法的存储结构的情况。图4绘示应用比较例的操作方法的存储结构的情况。图5为实施例与比较例的数据保存时间与阈值电压之间的关系曲线。图6绘示应用根据一实施例的操作方法。图7绘示应用根据一实施例的操作方法。【符号说明】C：通道层G1、G2、G3：控制栅102：存储层106：电荷捕捉膜104：隧穿介电层108：阻挡介电层R12、R23：区域S11、S12、S13：全部编程步骤S21、S22、S23、S24：全部擦除步骤S31、S32、S33、S34：选择编程步骤具体实施方式本
技术实现思路
的实施例系提出一种存储器阵列的操作方法，其能提升存储装置的稳定性。须注意的是，本专利技术并非显示出所有可能的实施例，未于本专利技术提出的其他实施态样也可能可以应用。再者，图式上的尺寸比例并非按照实际产品等比例绘制。因此，说明书和图示内容仅作叙述实施例的用，而非作为限缩本专利技术保护范围之用。另外，实施例中的叙述，例如细部结构、工艺步骤和材料应用等等，仅为举例说明之用，并非对本专利技术欲保护的范围做限缩。实施例的步骤和结构各之细节可在不脱离本专利技术的精神和范围内根据实际应用工艺的需要而加以变化与修饰。以下是以相同/类似的符号表示相同/类似的元件做说明。实施例中，系在对共享一存储层的存储结构的所有存储单元进行擦除步骤之前，先对全部存储单元进行编程步骤。如此，在擦除所有被编程的存储单元之后，在对这些擦除的存储单元中被选择的一部分进行编程期间，可降低被选择编程的存储单元与未被选择的另一部分维持擦除状态的存储单元彼此阈值电压偏移(Vtdeviation)而影响电性的问题，而提升存储装置的电性及数据储存稳定性。以下例举一实施例说明本专利技术的概念，但本专利技术不限于此。图1绘示根据一实施例的存储器阵列中一NAND串行的部分存储结构立体图。NAND串行包括一通道层C、控制栅G1、G2、G3与一存储层102位于通道层C与控制栅G1、G2、G3之间。存储层102包括电荷捕捉膜106。电荷捕捉膜106可位于隧穿介电层104与阻挡介电层108之间。此例中，电荷捕捉膜106为氮化物(即氮化物电荷捕捉膜)，例如氮化硅，隧穿介电层104与阻挡介电层108为氧化物例如氧化硅，亦即存储层102为氧化物-氮化物-氧化物(ONO)结构。通道层C可包括例如多晶硅材料等。此例中，NAND串行包括具有环绕式栅极(Gate-all-around,GAA)结构的存储结构。如图1所示，通道层C为柱状通道层。存储层102为柱状存储层，其也可视为环绕通道层C的环状存储层或中空柱状存储层。控制栅G1、G2、G3环绕存储层102，并可用作字线。其中存储单元(如图2至图4的M1、M2、M3)系定义在通道层C与控制栅G1、G2、G3的交错处。控制栅G1、G2、G3之间可通过对应区域R12、R23的绝缘层(未显示)而间隔开。实施例中，在操作NAND串行的方法中，系先对所有的存储单元进行编程步骤，然后再直接对所有被编程的存储单元进行擦除步骤。本专利技术所述的「直接」是指步骤之间并没有执行其他额外的步骤，亦即，在对所有存储单元进行编程的步骤与在对所有存储单元进行擦除的步骤之间并没有执行其他额外的步骤。编程的方法可包括对存储结构提供一编程偏压。擦除的方法可包括对存储结构提供相反于编程偏压的一擦除偏压。图2绘示图1的存储结构沿AA线的剖面图。一实施例中，编程存储单元M1、M2、M3的方法包括提供一编程偏压至控制栅G1、G2、G3。编程偏压为一正偏压。一实施例中，提供至控制栅G1、G2、G3的编程偏压为为正偏压(如20V)，此时通道层C中的电子(负电荷)会被注入电荷捕捉膜106。本专利技术中，对所有存储结构/存储单元进行编程的步骤亦可以「全部编程步骤」或「ALLPGM」表示。可对所有存储结构/存储单元同时进行编程步骤。举例来说，编程方法可利用FN隧穿机制执行。实施例中，在编程存储单元M1、M2、M3之后，系对被编程的存储单元M1、M2、M3进行擦除。擦除存储单元M1、M2、M3的方法包括提供一擦除偏压至控制栅G1、G2、G3。擦除偏压系相反于编程偏压。一实施例中，提供至控制栅G1、G2、G3的擦除偏压为负偏压(例如-20V)，此时空穴(正电荷)会被引入被电荷捕捉膜106。本专利技术中，对所有存储结构/存储单元进行擦除的步骤亦可以「全部擦除步骤」或「ALLERS」表示。可对所有存储结构/存储单元同时进行擦除步骤。举例来说，擦除化方法可利用FN隧穿机制执行。在擦除存储单元M1、M2、M3之后，可对选择的存储单元进行编程步骤。一实施例中，举例来说，系选择编程存储单元M2，而位于相反侧的存储单元M1、M3系未被选择而维持擦除状态。编程存储单元M2的方法可包括提供一编程偏压至控制栅G2，例如为正偏压(例如20V)，且控制栅G2及G3系受10V偏压，此时通道层C中的电子会被注入电荷捕捉膜106。本专利技术中，仅对所有被擦除的存储结构/存储单元(如M1、M2、M3)中的一部分(如存储单元M2)进行编程的步骤亦可以「选择编程步骤」或「SPGM」表示。举例来说，编程方法可利用FN隧穿机制执行。请参照图3，实施例中，全部编程步骤(ALLPGM)不只在存储层102对应控制栅G1、G2、G3/存储单元M1、M2、M3的部分注入电子，边缘电场亦使得电子引入在控制栅G1、G2、G3/存储单元M1、M2、M3之间的区域R12、R23。因此，当被选择的存储单元M2透过选择编程步骤(SPGM)被编程之后，被擦除本文档来自技高网...

【技术保护点】
一种存储器阵列的操作方法，包括：一全部编程步骤，用以编程一NAND串行的所有多个存储单元，其中该NAND串行包括：一柱状通道层；一柱状存储层；及多个控制栅，间隔环绕该柱状存储层，这些存储单元系定义在该柱状通道层与这些控制栅的交错处；一擦除步骤，用以擦除该NAND串行的所有这些存储单元，且系在该全部编程步骤之后执行；及一选择编程步骤，用以编程该NAND串行的这些存储单元的一部分，且系在该擦除步骤之后执行。

【技术特征摘要】
1.一种存储器阵列的操作方法，包括：一全部编程步骤，用以编程一NAND串行的所有多个存储单元，其中该NAND串行包括：一柱状通道层；一柱状存储层；及多个控制栅，间隔环绕该柱状存储层，这些存储单元系定义在该柱状通道层与这些控制栅的交错处；一擦除步骤，用以擦除该NAND串行的所有这些存储单元，且系在该全部编程步骤之后执行；及一选择编程步骤，用以编程该NAND串行的这些存储单元的一部分，且系在该擦除步骤之后执行。2.根据权利要求1所述的存储器阵列的操作方法，其中该擦除步骤系在该全部编程步骤之后直接进行。3.根据权利要求1所述的存储器阵列的操作方法，包括至少两次该擦除步骤，其中系在执行一次该全部编程步骤之后执行该至少两次该擦除步骤。4.根据权利要求1所述的存储器阵列的操作方法，更包括另一擦除步骤，用以擦除该NAND串行的所有这些存储单元，其中该选择编程步骤系在该擦除步骤与该另一擦除步骤之间。5.根据权利要求1所述的存储器阵列的操作方法，其中该存储器阵列包括多个该NAND串行，该存储器阵列的操作方法包括对这些NAND串行的所有这些存储单元同时进行该全部编程步骤，并然后同时进行该擦除步骤。...

【专利技术属性】
技术研发人员：吴冠纬，张耀文，杨怡箴，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71