三维非易失性存储器及其制造方法技术

本发明专利技术公开了一种三维非易失性存储器，包括基底、堆叠结构与沟道层。堆叠结构设置于基底上，且包括多个第一介电层、多个栅极与多个电荷存储结构。第一介电层与栅极交替地堆叠。电荷存储结构设置于栅极的一侧。相邻两个电荷存储结构借助位于其间的第一介电层进行隔离。各个电荷存储结构包括依序设置于各个栅极的一侧的第一氧化层、氮化层与第二氧化层。沟道层设置于堆叠结构的邻近于电荷存储结构的侧壁上。

Three-dimensional nonvolatile memory and its manufacturing methods

The invention discloses a three dimensional nonvolatile memory, which includes a base, a stack structure and a channel layer. The stack structure is set on the substrate and includes a plurality of first dielectric layers, multiple gates and a plurality of charge storage structures. The first dielectric layer is stacked alternately with the gate. The charge storage structure is set on one side of the gate. Two adjacent charge storage structures are isolated by the use of the first dielectric layer at the same time. Each charge storage structure includes the first oxide layer, the nitriding layer and the second oxide layer on one side of each gate in accordance with the order. The channel layer is arranged on the side wall of the stacked structure adjacent to the charge storage structure.

【技术实现步骤摘要】
三维非易失性存储器及其制造方法
本专利技术是有关于一种存储器，且特别是有关于一种三维非易失性存储器。
技术介绍
非易失性存储器元件(如，闪存)由于具有使存入的数据在断电后也不会消失的优点，因此成为个人计算机和电子设备所广泛采用的一种存储器元件。目前业界较常使用的闪存阵列包括或非门(NOR)闪存与与非门(NAND)闪存。由于NAND闪存的非易失性存储器结构是使各存储单元串接在一起，其集成度与面积利用率较NOR闪存佳，已经广泛地应用在多种电子产品中。此外，为了进一步地提升存储器元件的集成度，发展出一种三维NAND闪存。然而，由于目前三维NAND闪存中串接的存储单元的电荷存储结构是彼此相连的连续结构，因此在进行操作时常会在存储单元之间产生干扰现象。
技术实现思路
本专利技术提供一种三维非易失性存储器及其制造方法，其可改善在进行操作时存储单元之间的干扰现象。本专利技术提出一种三维非易失性存储器，包括基底、堆叠结构与沟道层。堆叠结构设置于基底上，且包括多个第一介电层、多个栅极与多个电荷存储结构。第一介电层与栅极交替地堆叠。电荷存储结构设置于栅极的一侧。相邻两个电荷存储结构借助位于其间的第一介电层进行隔离。各个电荷存储结构包括依序设置于各个栅极的一侧的第一氧化层、氮化层与第二氧化层。沟道层设置于堆叠结构的邻近于电荷存储结构的侧壁上。依照本专利技术的一实施例所述，在上述的三维非易失性存储器中，第一介电层的材料例如是氧化硅。依照本专利技术的一实施例所述，在上述的三维非易失性存储器中，第一氧化层的材料例如是氧化硅或氮氧化硅。依照本专利技术的一实施例所述，在上述的三维非易失性存储器中，第二氧化层的材料例如是氧化硅或氮氧化硅。依照本专利技术的一实施例所述，在上述的三维非易失性存储器中，沟道层的材料例如是半导体材料。依照本专利技术的一实施例所述，在上述的三维非易失性存储器中，还包括第二介电层。第二介电层设置于沟道层远离堆叠结构的一侧。依照本专利技术的一实施例所述，在上述的三维非易失性存储器中，还包括导体层。导体层连接于沟道层的上部。依照本专利技术的一实施例所述，在上述的三维非易失性存储器中，堆叠结构还包括缓冲层。缓冲层设置于各个栅极与各个电荷存储结构之间。依照本专利技术的一实施例所述，在上述的三维非易失性存储器中，缓冲层的材料例如是高介电常数材料。依照本专利技术的一实施例所述，在上述的三维非易失性存储器中，堆叠结构还包括阻挡层。阻挡层设置于各个栅极与缓冲层之间。依照本专利技术的一实施例所述，在上述的三维非易失性存储器中，阻挡层的材料例如是功函数金属材料。本专利技术提出一种三维非易失性存储器的制造方法，包括下列步骤。于基底上形成堆叠结构。堆叠结构包括多个第一介电层、多个栅极与多个电荷存储结构。第一介电层与栅极交替地堆叠。电荷存储结构设置于栅极的一侧。相邻两个电荷存储结构借助位于其间的第一介电层进行隔离。各个电荷存储结构包括依序设置于各个栅极的一侧的第一氧化层、氮化层与第二氧化层。于堆叠结构的邻近于电荷存储结构的侧壁上形成沟道层。依照本专利技术的一实施例所述，在上述的三维非易失性存储器的制造方法中，堆叠结构的形成方法包括下列步骤。于基底上形成交替地堆叠的多个第一介电材料层与多个氮化硅材料层。对第一介电材料层与氮化硅材料层进行第一图案化工艺，而形成第一开口。对由第一开口所暴露的氮化硅材料层进行第一氧化工艺，而将由第一开口所暴露的部分氮化硅材料层转变成第二氧化层。对第一介电材料层与氮化硅材料层进行第二图案化工艺，而形成第二开口。移除由第二开口所暴露的部分氮化硅材料层，而形成多个第三开口。对由第三开口所暴露的氮化硅材料层进行第二氧化工艺，而将由第三开口所暴露的部分氮化硅材料层转变成第一氧化层，且由氮化硅材料层的剩余部分形成氮化层。形成填满第三开口的栅极。依照本专利技术的一实施例所述，在上述的三维非易失性存储器的制造方法中，第一氧化工艺例如是远程等离子体氧化(remoteplasmaoxidation)工艺。依照本专利技术的一实施例所述，在上述的三维非易失性存储器的制造方法中，由第二开口所暴露的部分氮化硅材料层的移除方法例如是湿式蚀刻法。依照本专利技术的一实施例所述，在上述的三维非易失性存储器的制造方法中，第二氧化工艺例如是远程等离子体氧化工艺。依照本专利技术的一实施例所述，在上述的三维非易失性存储器的制造方法中，还包括于沟道层远离堆叠结构的一侧形成第二介电层。依照本专利技术的一实施例所述，在上述的三维非易失性存储器的制造方法中，还包括形成连接于沟道层的上部的导体层。依照本专利技术的一实施例所述，在上述的三维非易失性存储器的制造方法中，还包括于各个栅极与各个电荷存储结构之间形成缓冲层。依照本专利技术的一实施例所述，在上述的三维非易失性存储器的制造方法中，还包括于各个栅极与缓冲层之间形成阻挡层。基于上述，在本专利技术所提出的三维非易失性存储器及其制造方法中，由于相邻两个电荷存储结构借助位于其间的第一介电层进行隔离，因此可改善在进行操作时存储单元之间的干扰现象。附图说明图1A至图1G为本专利技术一实施例的三维非易失性存储器的制造流程剖面图。【符号说明】100：基底102：介电材料层102a、112、116：介电层104：氮化硅材料层104a：氮化层106、118、120：开口108、122：氧化层110：沟道层114：导体层124：电荷存储结构126：缓冲层128：阻挡层130：栅极132：堆叠结构具体实施方式为使本专利技术的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本专利技术作进一步的详细说明。图1A至图1G为本专利技术一实施例的三维非易失性存储器的制造流程剖面图。请参照图1A，于基底100上形成交替地堆叠的多个介电材料层102与多个氮化硅材料层104。所属技术具有通常知识者可根据产品设计需求在基底100中形成掺杂区(如，N+掺杂区)(未绘出)。介电材料层102的材料例如是氧化硅。介电材料层102与氮化硅材料层104例如是分别借助化学气相沉积法所形成。请参照图1B，对介电材料层102与氮化硅材料层104进行图案化工艺，而形成开口106。在上述图案化工艺中，还可选择性地移除部分基底100，使得开口106延伸至基底100中。对由开口106所暴露的氮化硅材料层104进行氧化工艺，而将由开口106所暴露的部分氮化硅材料层104转变成氧化层108。氧化层108的材料例如是氧化硅或氮氧化硅。当氧化层108的材料为氮氧化硅时，可提供较佳的程序化特性。上述氧化工艺例如是远程等离子体氧化工艺。即使在具有高深宽比(aspectratio)的结构中，当使用远程等离子体氧化工艺来形成氧化层108时，氧化层108仍可具有较佳的均匀性与成膜质量，且氧化层108与氮化硅材料层104之间具有较佳的界面。请参照图1C，在开口106的表面上形成沟道层110。沟道层110的材料例如是半导体材料，如多晶硅等。沟道层110的形成方法例如是化学气相沉积法。形成填满开口106的介电层112。介电层112的材料例如是氧化硅或旋涂式介电材料(spinondielectric，SOD)。介电层112的形成方法例如是利用化学气相沉积法或旋涂法形成填满开口106的介电材料层(未绘出)，再对介电材料层进行回蚀刻工艺。形成连接于沟道层110的上部的导体层114。导体层本文档来自技高网...

【技术保护点】
一种三维非易失性存储器，包括：一基底；一堆叠结构，设置于该基底上，且包括：多个第一介电层与多个栅极，其中所述第一介电层与所述栅极交替地堆叠；以及多个电荷存储结构，设置于所述栅极的一侧，且相邻两个电荷存储结构借助位于其间的该第一介电层进行隔离，其中各该电荷存储结构包括依序设置于各该栅极的一侧的一第一氧化层、一氮化层与一第二氧化层；以及一沟道层，设置于该堆叠结构的邻近于所述电荷存储结构的侧壁上。

【技术特征摘要】
2016.07.12 TW 1051218521.一种三维非易失性存储器，包括：一基底；一堆叠结构，设置于该基底上，且包括：多个第一介电层与多个栅极，其中所述第一介电层与所述栅极交替地堆叠；以及多个电荷存储结构，设置于所述栅极的一侧，且相邻两个电荷存储结构借助位于其间的该第一介电层进行隔离，其中各该电荷存储结构包括依序设置于各该栅极的一侧的一第一氧化层、一氮化层与一第二氧化层；以及一沟道层，设置于该堆叠结构的邻近于所述电荷存储结构的侧壁上。2.如权利要求1所述的三维非易失性存储器，其特征在于，该第一介电层的材料包括氧化硅。3.如权利要求1所述的三维非易失性存储器，其特征在于，该第一氧化层的材料包括氧化硅或氮氧化硅。4.如权利要求1所述的三维非易失性存储器，其特征在于，该第二氧化层的材料包括氧化硅或氮氧化硅。5.如权利要求1所述的三维非易失性存储器，其特征在于，该沟道层的材料包括半导体材料。6.如权利要求1所述的三维非易失性存储器，其特征在于，还包括一第二介电层，设置于该沟道层远离该堆叠结构的一侧。7.如权利要求1所述的三维非易失性存储器，其特征在于，还包括一导体层，连接于该沟道层的上部。8.如权利要求1所述的三维非易失性存储器，其特征在于，还包括一缓冲层，设置于各该栅极与各该电荷存储结构之间。9.如权利要求8所述的三维非易失性存储器，其特征在于，该缓冲层的材料包括高介电常数材料。10.如权利要求8所述的三维非易失性存储器，其特征在于，还包括一阻挡层，设置于各该栅极与该缓冲层之间。11.如权利要求10所述的三维非易失性存储器，其特征在于，该阻挡层的材料包括功函数金属材料。12.一种三维非易失性存储器的制造方法，包括：于一基底上形成一堆叠结构，其中该堆叠结构包括：多个第一介电层与多个栅极，其中所述第一介电层与所述栅极交替地堆叠；以及多个电荷存储结构，设置于所述栅极的一侧，且相邻两个电荷存储结构借助位于其间的该第一介电层...

【专利技术属性】
技术研发人员：张亘亘，卢棨彬，谢荣裕，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：中国台湾,71