本发明是有关于一种具有交替掺杂源／漏形态的半导体元件。在本发明的一具体实施例中，此元件包含一基板和一形成于基板上的晶体管。晶体管包含一栅结构、一源区和一漏区。漏区包含一交替掺杂形态区域。交替掺杂形态区域包含高低掺杂浓度的交替区域。在本发...

本发明提供了一种直写曝光系统，包括载物台，用于支撑衬底并配置为在曝光期间沿轴扫描衬底，数据处理模块，用于处理构图数据并生成相关于构图数据的指令，以及曝光模块，包括聚焦在衬底上的多个光束，以使光束覆盖的宽度大于区域尺寸的宽度，以及光束控制...

本发明提供一种形成集成电路结构的方法，该方法包括提供半导体基底，于半导体基底中形成第一绝缘区，在形成第一绝缘区后，于半导体基底的表面形成金属氧化物半导体元件，其中形成金属氧化物半导体元件的步骤包括形成源极／漏极区，以及在形成金属氧化物半...

本发明提供一种基底传送盒，该基底传送盒适用于在半导体晶片制造期间存放或传送半导体晶片基底，传送盒包括：主体，该主体包括多个侧面，其中至少一侧面包括一部分是由一半透膜所构成；以及门，提供半导体晶片进入及离开传送盒的路径。本发明可防止基底送...

本发明提供一种具有一嵌入式上电极的发光二极管元件及发光二极管结构。该发光二极管元件包括一发光二极管结构与一上电极。该发光二极管结构包括多层结构，设置于一包含一有源发光区的基板上。该发光二极管结构的一上层包括一上接合层。该上电极嵌入该上接...

本发明提供一种半导体元件及其制造方法，该方法包含在一半导体基材上形成一高介电常数介电层；在该介电常数介电层上形成一盖层；在该盖层上形成一金属层；该金属层上形成一半导体层；在该半导体层上进行注入工艺，其使用包含氟的杂质；图案化该高介电常数...

公开了一种在组件上具有减低电压应力的栅极控制输出电路的电路。在用于供应输出以控制转移栅极的金属氧化物半导体晶体管的电路中，提供第一和第二箝制电路。第一箝制电路可确保耦接泵电压至输出的Ｐ型金属氧化物半导体晶体管的栅极和源极／漏极与漏极／源...

本发明提供一种半导体结构，该结构包括一第一阱区，位于一半导体基板上，其具有一第一导电类型；一第二阱区，位于半导体基板上，且横向邻接于第一阱区，第二阱区具有相反于第一导电类型的一第二导电类型；一栅极介电质，从第一阱区上方延伸至第二阱区上方...

本发明提供一种半导体结构，包括：基板，包括扩散区；沟槽隔离区，邻接该扩散区，且从基板表面延伸至该基板内，其中该扩散区有延伸区延伸至该沟槽隔离区之上；ＭＯＳ元件在该扩散区上；以及应力层在该ＭＯＳ元件上，其中该延伸区长度与该扩散区长度的比值...

一种从一半导体晶片表面上移除一金属或导电薄膜的方法和装置，其在一单一晶片装置内进行两步骤工艺。第一步骤为一湿式化学或机械移除工艺，以一高的移除速率来移除此薄膜的上层部分，接着第二步骤为较低的移除速率，其使用化学机械研磨。本发明提供一种装...

一种字线追踪系统，包括行空白的存储器单元、自我时序产生器、电压至电流转换器、电流至电压转换器与线。空白的存储器单元行与一行或多行普通的存储器单元具有大体相同的结构，并包括具有相对的第一末端与第二末端的空白字线，其中第一末端耦接至空白字线...

本发明提供一种半导体制造设备的清洁方法及装置。在该方法的一实施例中，将该半导体制造设备置于一腔室中；导入一流体至该腔室中；控制该流体的压力及温度使其转变为超流体状态；以该超临界流体接触该半导体制造设备以清洁该半导体制造设备；自该腔室中移...

一种集成电路结构，其包括：一半导体基底以及位于半导体基底上方的一内连线结构。一实心金属环，形成于内连线结构内，其中实心金属环内未形成有源电路。此集成电路结构还包括一硅通孔电极，其具有被实心金属环所围绕的一部分。硅通孔电极穿过内连线结构而...

本发明提供一种集成电路结构，包括：一半导体基板，具有一第一表面区域与一第二表面区域，其中该第一表面区域的表面晶向不同于该第二表面区域的表面晶向；一半导体元件，形成于该第一表面区域的一表面；以及一第三族氮化层，覆盖该第二表面区域，其中该第...

本发明提供一种发光二极管，包括：一基底；一多结晶层，位于该基底上，该多结晶层含有硅；一第一接触层，位于该多结晶层上；一活性层，位于该第一接触层上；以及一第二接触层，位于该活性层上。本发明的优点在于减少外延成长的成本，减少形成成核层所需时...

一种形成凸块下金属化层的系统与方法与其所形成的半导体装置，其减少凸块下金属化层（ｕｎｄｅｒ　ｂｕｍｐ　ｍｅｔａｌｌｉｚａｔｉｏｎ，ＵＢＭ）、直通硅晶穿孔（ｔｈｒｏｕｇｈ　ｓｉｌｉｃｏｎ　ｖｉａ，ＴＳＶ）与引线的所有覆盖率（ｆｏｏｔｐｒｉ...

本发明提供一种集成电路。上述集成电路包括一有源区域于一半导体基板中；一第一场效应晶体管（ＦＥＴ）设置于该有源区域中；以及一隔离结构设置于该有源区域中。上述场效应晶体管（ＦＥＴ）包括一第一栅极；一第一源极形成于该有源区域中，且设置于一第一...

本发明公开了一种静态随机存取存储器（ＳＲＡＭ）单元阵列结构，其包括耦合到ＳＲＡＭ单元一列的第一和第二位线，第一和第二位线基本彼此平行并且通过第一金属层形成，以及置于第一和第二位线之间的第一导线，其跨越ＳＲＡＭ单元的列并且不和所述列电连接...

一种ＣＭＯＳ　ＦｉｎＦＥＴ半导体器件提供了在半导体鳍（ｆｉｎ）上包括压缩应力金属栅极层的ＮＭＯＳ　ＦｉｎＦＥＴ（鳍式场效应晶体管）器件和在半导体鳍上包括拉伸应力金属栅极层的ＰＭＯＳ　ＦｉｎＦＥＴ器件。形成该器件的工艺包括选择性地将形成在...

本发明提出一种电致熔丝及其编程方法。一种电致熔丝，包括：在非掺杂和轻掺杂多晶硅层上的低层硅化物层，高层导电层，以及连接在低层硅化物层和高层导电层之间的钨接触孔。钨接触孔和硅化物层的颈部是电致熔丝的可编程部分。通过第一程序阶段消耗硅化物层...