在鳍式场效应晶体管器件中提高迁移率的金属栅应力膜制造技术

一种ＣＭＯＳ　ＦｉｎＦＥＴ半导体器件提供了在半导体鳍（ｆｉｎ）上包括压缩应力金属栅极层的ＮＭＯＳ　ＦｉｎＦＥＴ（鳍式场效应晶体管）器件和在半导体鳍上包括拉伸应力金属栅极层的ＰＭＯＳ　ＦｉｎＦＥＴ器件。形成该器件的工艺包括选择性地将形成在ＰＭＯＳ器件上的压缩金属栅极膜转化成拉伸应力金属栅极膜的选择性退火工艺。

【技术实现步骤摘要】
^!f式场雌晶体管器件中提高迁移率的金^t应力膜絲领域本专利技术一般地涉及半*器件及其制妙法。胁地，本专利技术涉及鳍式场效应晶 体管(FinFET)逻辑器件、其它CMOS器件及其制造方法。
技术介绍
^^4^展的半#制造业中，CMOS (互^h^属氧化物半导沐)、FinFET器件 在许多逻辑和其它应用中受欢迎，并且被集成到各种不同类型的半导体装置中。 FinFET器件典型地包括具有高长宽比的鳍，在其中形成半导体晶体管器件的沟道和 源/漏区。在鳍式器件侧面的上面或沿鳍式器件侧面形成栅极，利用增加的沟道和源/ 漏区表面积的优点以得到更快、更可靠和更易控制的半导体晶体管器件。在FinFET和传统平面晶体管器件中，^^、口的是施加至PMOS器件的压缩应变有 利地4是高了空穴迁移率，^口至NMOS器件的拉伸应变有利地提高了 NMOS器件中 的电子迁移率。对于平面CMOS器件，诸如选棒l"生SiGe源/漏结构的复杂的应力器用 于提高PMOS器件的空穴迁移率，拉伸接触蚀刻停止层(CESL)或其它的介电自 力器用于增加NMOS器件的电子迁移率，从而增强整个器件的性能。与这些提高空 穴和电子迁移率的技^^关本文档来自技高网...

【技术保护点】
一种形成ＣＭＯＳ　ＦｉｎＦＥＴ（鳍式场效应晶体管）器件的方法，包括：　在衬底上形成多个ＮＭＯＳ和ＰＭＯＳ区；　在所述ＮＭＯＳ和ＰＭＯＳ区上形成压缩ＰＶＤ（物理气相沉积）金属层；　将形成在所述ＰＭＯＳ区中的所述压缩ＰＶＤ金属 层选择性地转化为拉伸金属层；和　形成覆盖在所述ＮＭＯＳ区的所述压缩ＰＶＤ金属层上的和覆盖在所述ＰＭＯＳ区的所述拉伸金属层上的栅电极。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：许俊豪，万幸仁，叶致锴，张智胜，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]