本发明涉及一种多向气体分配系统与多向气体分配淋浴头装置，该多向气体分配系统包括一腔体与一淋浴头。腔体用以容纳多路气体且排出多路气体。淋浴头设置于腔体之中。淋浴头包括具有至少一多通道气体传递管件以及至少两分支管路，至少两分支管路设置于所述...

一种集成电路结构包括第一、第二和第三金属化层。所述第一金属化层包括具有第一ｋ值的第一电介质层和在所述第一电介质层中的第一金属连线。所述第二金属化层在所述第一金属化层上面，包括具有大于第一ｋ值大的第二ｋ值的第二电介质层；和在第二电介质层中...

一种双极器件包括：设置在半导体衬底上的第一极性的发射极；设置在半导体衬底上的第一极性的集电极；网状配置中的用于限定发射极和集电极的栅图案；在栅图案下的第二极性的内部基极；和设置在栅图案上并与内部基极耦合的、用于与内部基极一起形成双极器件...

一种设计３Ｄ集成电路（３Ｄ　ＩＣ）的方法，包括提供对应于３Ｄ　ＩＣ的第一器件的第一版图和对应于３Ｄ　ＩＣ的第二器件的第二版图。一种验证，如ＬＶＳ或ＤＲＣ，不仅可以在每个器件上单独执行，而且为了保证器件之间的完全连通性而执行。该验证可以在...

本发明提供了一种形成具有穿透硅通孔（ＴＳＶ）的半导体器件的方法。包括以下步骤：提供在其上形成有第一电介质层的半导体器件。在该第一电介质层上形成一个或多个电介质层，由此，每一个电介质层具有一个堆叠结构，其中一个或多个电介质层中的堆叠结构的...

本发明提出了静态随机存取存储器（ＳＲＡＭ）单元，其包括耦合在正电源电压和电源地之间且具有至少第一存储节点的交叉耦合的反相锁存器；和串行连接在所述第一存储节点和预设的电压源之间的第一和第二切换器件，其中所述第一切换器件由字选择信号控制，和...

一种时钟数据恢复系统，包括鉴相器、相位插值器、初始鉴相器和初始相位解码器。所述鉴相器接收输入数据流和插值时钟信号，并输出表示所述输入数据流和所述插值时钟信号之间的时序关系的早／晚值。所述相位插值器接收所述早／晚信号和至少一个参考时钟信号...

本发明提供一种半导体装置及用以制造电路的掩模的形成方法，该方法包含提供一该电路的设计，其中该电路包含一装置；进行一第一逻辑运算来决定一第一区域来形成该装置的一第一元件；以及进行一第二逻辑运算来扩张该第一元件大于该第一区域而扩张至一第二区...

本发明是有关于一种自动产生集成电路（ＩＣ）布局的方法。该方法包括决定第一元件高度；制作具有第一元件高度的多个标准元件；以及藉由置放与绕线（Ｐｌａｃｉｎｇ　ａｎｄ　Ｒｏｕｔｉｎｇ）该些标准元件以从该些标准元件中产生集成电路布局。藉由本发明...

本发明面积减小的双实心金属垫，本发明公开了一种集成电路结构，包括：焊垫；直接位于该焊垫之下的Ｍｔｏｐ垫；至少有一部分直接位于该Ｍｔｏｐ垫之下的Ｍｔｏｐ－１垫，其中，该Ｍｔｏｐ垫和该Ｍｔｏｐ－１垫中至少一个的水平尺寸小于该焊垫的水平尺寸；...

本发明提出了一种堆叠半导体衬底的系统、结构和制造方法。第一衬底包括第一侧与第二侧。穿透衬底通孔从第一衬底的第一侧突出，穿透衬底通孔的第一突出部具有导电保护涂层，以及穿透衬底通孔的第二突出部具有隔离衬垫。该系统还包括第二衬底以及接合界面结...

本发明提供一种晶片级ＩＣ的装配方法，包括：首先，提供带有多个第一柱的母器件晶片。所述多个第一柱用于电连接且根据实施例由铜制成。接着在多个第一柱上形成焊料。优选在晶片上预成型所述焊料，且所述焊料的位置对应于所述母器件晶片的多个第一柱。从而...

本发明提供一种集成电路。该集成电路包括：配置在半导体衬底中的穿透硅通孔（ＴＳＶ）沟槽；形成在所述半导体衬底上的导电焊点，所述导电焊点与所述ＴＳＶ沟槽邻接；设置在所述导电焊点上的和ＴＳＶ沟槽内的氮化硅层；设置在所述氮化硅层上的钛层；设置在...

本发明公开了一种只读内存单元阵列结构，其包含：一延伸且连续的有源区域；一第一晶体管，形成在延伸且连续的有源区域上，第一晶体管形成一第一单一晶体管内存单元；一第二晶体管，也形成在延伸且连续的有源区域上，第二晶体管形成一第二单一晶体管内存单...

本发明提供了一种多重晶体管元件及其操作与制造方法，该多重晶体管元件包括：一基板；一第一浮置栅堆叠物，位于该基板的上；一第二浮置栅堆叠物，位于该基板的上并耦接该第一浮置栅堆叠物；以及一第一有源区，位于该基板之内并耦接该第一浮置栅堆叠物与该...

一种静电放电元件的形成方法，包括提供基底，于基底上形成彼此相邻且皆包括第一端部分、第二端部分、及之间中段部分的第一与第二鳍状结构，外延成长半导体材料于第一与第二鳍状结构上，成长自第一与第二鳍状结构的半导体材料彼此接合，且自第一与第二鳍状...

一静电放电保护电路包括：一埋藏氧化层；设置于埋藏氧化层上的一半导体层；以及一第一与一第二金属氧化半导体装置。第一金属氧化半导体装置包括设置于半导体层上方的第一栅极；具有一部分设置于第一栅极下方的第一阱区；以及设置于半导体层内第一源极区域...

本发明提供一种形成集成电路结构的方法，包括，形成介电层，于介电层中形成开口，于第一反应室中进行第一沉积步骤以形成晶种层，以及于不同于第一反应室的第二反应室中，进行第一蚀刻步骤以移除晶种层的一部分。本发明通过于沉积步骤中使用再溅镀（ｒｅ－...

本发明提供了一种能够进行晶圆结果预测的方法，包含自各种半导体制造机台以及量测机台收集制造资料；根据制造资料使用自动关键参数萃取方法来选择关键参数；根据关键参数建构虚拟量测；以及利用虚拟量测来预测晶圆结果。

本发明公开一种探针卡及其组装方法，该探针卡适用于同时对多个半导体装置进行晶片级测试。上述探针卡可包含：具有晶片级测试电路系统的一电路板、部分可挠性的一硅基底、至少部分置于上述基底中以接合一受测晶片的多个对应的电性接点的多个测试用金属探针...