一种从一半导体晶片表面上移除一金属或导电薄膜的方法和装置，其在一单一晶片装置内进行两步骤工艺。第一步骤为一湿式化学或机械移除工艺，以一高的移除速率来移除此薄膜的上层部分，接着第二步骤为较低的移除速率，其使用化学机械研磨。本发明专利技术提供一种装置与具有合理成本的工艺，以从半导体晶片表面上更快速地移除一基体金属或其他导电薄膜，且能得到如同化学机械研磨一般高品质的研磨表面。
【技术实现步骤摘要】
本专利技术涉及一种半导体的制造。尤其涉及一种移除金属或其他薄膜的装 置和研磨方法。
技术介绍
在快速进步的半导体产业，传统用研磨来移除半导体基材上表面的金属 或其他导电薄膜为已公知的。虽然在半导体产业上有各种其他研磨方法，但化学机械研磨(CMP)为较受欢迎的操作方法。CMP常见用于镶嵌工艺的操作 上，包含在一介电或其他表面上形成一金属或其他的导电材料，且填满表面 上像是通孔(vias)和沟渠(trenches)等开口。 CMP由表面上移除此金属或其他 导电材料，留下填满这些开口的金属或其他导电材料来形成导电内连线结构 (interconnect structures),像是插塞、通孑L和导电端子(conductive leads),这些 内连线结构的顶部与介电表面共平面。先进技术像是使用晶片堆叠的3D-IC和硅穿孑L(through-Si-via， TSV)技 术需要窄、深的通孔或其他高深宽比的开口。因此，现在需使用更厚的导电 薄膜来确保这些导电材料能完全填满这些窄且深的通孔或其他高深宽比的 开口。传统化学机械研磨的缺点之一在于移除速率相对缓慢，速率大约为每 分钟小于0.4或0.5微米。因此，当先进技术为了填满这些更窄、更深或其 他高深宽比的开口而加厚金属或其他导电材料薄膜的厚度时，增加了从半导 体基材表面上移除金属或其他导电薄膜的时间且抑制了产能。另一个缺点为 传统CMP的研磨浆花费相当高昂，此缺点将会在移除越来越厚的薄膜所需 的冗长操作中被放大。
技术实现思路
有鉴于此，本专利技术提供一种装置与具成本效益的工艺，以从半导体晶片 表面上更快速地移除一基体(bulk)金属或其他导电薄膜，且能得到如同化学机械研磨一般高品质的研磨表面。本专利技术的目的之一就是提供一种晶片处理装置。此装置包含一第一处理 室，包含下列至少其一(a)—湿式蚀刻装置及(b)—机械研磨装置，包含一 机械蚀刻装置，借由一半导体晶片和一切割构件之间的相对运动来移除该半 导体晶片上的材料。此晶片处理装置也包含一第二处理室包含一化学机械研 磨(CMP)装置和一晶片输送装置，从此晶片处理装置的第一处理室输送半导 体基材至此晶片处理装置的第二处理室。本专利技术的另一目的是提供一种晶片处理装置，包含 一第一处理室，包 含一湿式蚀刻装置； 一第二处理室，包含一机械蚀刻装置，该机械蚀刻装置借由一半导体晶片和一切割构件之间的相对运动来移除该半导体晶片上的材料； 一第三处理室，包含一化学机械研磨装置；及一晶片输送装置，用来 输送该半导体晶片，从该第一处理室到第三处理室及从该第二处理室到第三 处理室，其中该第一、第二和第三处理室及该晶片输送装置皆配置在晶片处 理装置的一共同外壳内。本专利技术的另一目的为提供一种在单一处理装置处理中半导体晶片的方 法，此方法包含在半导体晶片表面上形成一基体金属层；在此装置的一第 一处理室中使用湿式化学蚀刻或机械切割来移除此基体(bulk)金属层的上层部分，接着以研磨方法移除此基体金属层剩下的部分且暴露此表面。 此研磨包含化学机械研磨(CMP)。附图说明图1为一本专利技术一实施例的示范装置示意图。 图2为一本专利技术另一实施例的示范装置示意图。 .图3A 图3C为一系列剖面图，用以显示本专利技术一实施例的工艺 并且，上述附图中的附图标记说明如下2 晶片处理装置；4 共同外壳；6 第一处理室；8 晶片输送装置； 10 CMP装置；12 后处理清洗站；14 晶片载入/载出装置；16~湿式化学 蚀刻装置；18 机械切割装置30 基材；32 基材上的薄膜；34~开口； 36~ 开口的宽度；38 开口的高度；40~顶表面；42 导电薄膜；44~导电薄膜 的厚度；46 移除的导电薄膜的厚度；48 第一次表面处理的终止处；50~5第一次表面处理后的剩余导电薄膜；52 第一次表面处理后剩余导电薄膜的 厚度；56 填满的开口的顶表面。具体实施例方式镶嵌工艺已普遍用于半导体制造产业，该工艺包含形成一介电层，然后 在此介电层表面形成开口或孔洞。这些开口或孔洞(在此以后称为开口)从介 电层的上部表面延伸向下。这些开口可能为插塞开口、通孔、沟渠或其他沟 槽(grooves)，然后填满一导电材料， 一般为铝或铜等金属。各种沉积方法皆可用于在介电层的表面上形成一导电金属膜且填满这些开口。然后通常利用 化学机械研磨方式来从表面上移除此基体(bulk)导电膜并使之平坦化，剩下 这些填满开口的导电材料。在这些开口中的导电材料形成导电结构例如插 塞、通孔或内连线。当科技进步时，这些在介电层中形成的通孔和其他开口变得更窄、更深 且增高了深宽比例。为了完全填满像这样深的通孔或其他高深宽比的开口 ， 各种沉积方式像是化学沉积(ECP， electrochemical plating)可用于在此介电表 面上和开口中形成像是金属等导电材料，但这些沉积过程中，需要在此介电 表面上形成更厚的基体膜来确保这些通孔或其他开口能完全填满。典型的 CMP移除基体金属膜(例如铜)的速率相对较慢，大约为0.4 um/min。当薄膜 的厚度不停地为了适应这些更深且深宽比更高的开口而增加时，用CMP来 完全移除一完整的基体金属层且最后研磨此薄膜来生成镶嵌内连线结构，是 一项耗时的工艺而限制了产能。本专利技术提供一多重步骤处理操作来从表面上移除一基体材料或其他导 电或半导体膜，且可在一单一、多腔处理装置完成。此多重步骤处理操作包 括移除基体膜的第一步骤，接着用CMP来研磨和平坦化此表面来形成像是 插塞和内连线等位于介电层开口中的镶嵌结构。本专利技术一实施例的晶片处理装置如图1所示。在共同外壳4内有第一处 理室6、晶片输送装置8、 CMP装置10和选择性的(optional)后处理清洗站 12。在此实施例中，载入/载出站4举例为在共同外壳4的外面，但在其他实 施例中也可将其配置在共同外壳4之内。第一处理室6可为一湿式化学蚀刻 装置或为一机械切割装置。晶片输送装置8可为任何合适的晶片输送装置，6像是各种能输送晶片的机器设备，能将一个或多个晶片从载入/载出站14、 第一处理室、CMP装置10、选择性的后处理清洗站12输送至外或送入其中。 根据一示范例的处理程序(sequence)，一个或多个晶片装载在载入/载出站14， 且晶片输送装置8 —开始递送此一个或多个晶片至第一处理室6。接着在第 一处理室6处理完毕后，晶片输送装置8输送此一个或多个晶片至CMP装 置10。经过CMP装置10的处理后，晶片输送装置8输送此一个或多个晶片 至选择性的后处理清洗站12，然后再到载入/载出站14。 CMP装置10可为 任何已知且合适的商业上可得的CMP装置。后处理清洗站12可为任何己知 且合适的站来清洗这些经过了化学机械研磨之后的晶片。另一个实施例的晶片处理装置22如图2所示。晶片处理装置22包含共 同外壳4，在其内有第一处理室6、晶片输送装置8、 CMP装置IO、选择性 的后处理清洗站12及湿式化学蚀刻装置16和机械切割装置18。根据图2中示意的此晶片处理装置22，晶片输送装置8能将一个或多 个晶片从湿式化学蚀刻装置16和机械切割装置18进行输送至外或送入其 中。例如， 一个示范例处理程序可为在湿式化学蚀刻装置16做第一处理， 接着在CMP装本文档来自技高网...
【技术保护点】
一种晶片处理装置，包含： 一第一处理室，包含下列至少其一：（ａ）一湿式化学蚀刻装置；及（ｂ）一机械研磨装置，借由一半导体晶片和一切割构件之间的相对运动来移除该半导体晶片上的材料； 一第二处理室，包含一化学机械研磨装置；及 一晶片输送装 置，用来输送该半导体晶片，从该第一处理室到该第二处理室。
【技术特征摘要】
...
【专利技术属性】
技术研发人员：余振华，邱文智，吴文进，杨固峰，胡荣治，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。