本发明提供了用于半导体器件的互连结构。互连结构包括包含第一金属线的第一金属层。互连结构包括位于第一金属层上方的介电层。介电层包含电耦合至第一金属线的第一子通孔和电耦合至第一子通孔的第二子通孔。第二子通孔不同于第一子通孔。互连结构包括位于...

本发明公开了一种半导体器件，包括半导体衬底，设置在半导体衬底中的隔离结构，设置在隔离结构上方的导电层，设置在隔离结构上方的电容器，该电容器包括顶部电极、底部电极以及设置在顶部电极和底部电极之间的电介质，并且第一接触件将导电层和底部电极电...

提供了一种用于离子注入方法和装置的工艺控制方法以在衬底上提供诸如可以补偿明显非均匀性的高剂量区域。在离子注入工具中，提供单独可控电极作为设置于离子束外部的多组相对电极。离子束阻挡件可定位在离子束中。电极和离子束阻挡件都可控制地减少入射在...

本发明提供了一种具有多个亚分辨率元件的对准标记。每个亚分辨率元件具有小于能被对准工艺中的对准信号检测到的最小分辨率的尺寸。也提供了一种其上具有第一、第二和第三图案的半导体晶圆。第一和第二图案在第一方向上延伸，以及第三图案在垂直于第一方向...

本发明涉及具有灵活读/写辅助的存储单元及其使用方法，其中，一种半导体器件包括至少一个存储单元管芯。至少一个存储单元管芯包括数据存储单元。至少一个存储单元管芯包括电连接至数据存储单元的至少一个读辅助使能单元。至少一个读辅助使能单元被配置为...

本发明公开一种光刻装置包括至少两个分划板边部掩蔽组件(REMA)。光刻装置进一步包括被配置为发射出具有一波长的光束的光源，以及被配置为将该光束分成多条准直光束的光束分离元件。每个REMA被设置为接收多条准直光束中的一条，并且每个REMA...

本公开提供一种光掩模。该光掩模包括衬底。该光掩模还包括多个设置在衬底上的图案。每个图案均在不同的方向上以不同的量从相邻图案处进行相移。本公开还包括了一种执行光刻工艺的方法。该方法包括在晶圆上方形成可图案化层。该方法还包括对该可图案化层执...

本发明公开了一种用于在半导体衬底上形成薄膜的装置和方法。在一个实施例中的装置包括：工艺室，被配置成用于支撑衬底；气体激励电源；以及第一分配喷头和第二气体分配喷头，与包含膜前体的反应工艺气体供给部流体连通。喷头将气体散布到衬底上方的两个不...

采用集成封装件的BioMEMS和平面光电路。公开了一种BioMEMS微机电装置及其制造方法。提供衬底，在该衬底上形成至少一个信号管道。可以在信号管道上沉积由牺牲材料构成的牺牲层并且可选地对该牺牲层进行图案化以从封装覆盖区域外部去除牺牲材...

一种锁相环(PLL)电路包括倍频器和分数-N型PLL。倍频器的时钟输出端电连接至分数-N型PLL的时钟输入端。PLL的倍频器的环路带宽小于PLL的分数-N型PLL的环路带宽。本发明还提供了具有倍频器的锁相环及构造锁相环的方法。

本发明提供了一种开关电路，基于提供给第一晶体管的第一端的第一控制信号导通第一晶体管。基于将第一控制信号延迟一时延得到的第二控制信号导通第二晶体管。第一晶体管的第二端与第二晶体管的第二端连接。第二控制信号用于控制逻辑器件的第一输入信号。逻...

一种低噪声放大器包括具有栅极和源极的第一晶体管，该栅极被配置成接收振荡输入信号，而该源极接地。第二晶体管具有与第一晶体管的漏极相连接的源极，与偏执电压相连接的栅极，以及与输出节点相连接的漏极。第一和第二晶体管中的至少一个包括有与隔离电路...

本发明涉及制造带有多个磁性隧道结(MTJ)单元的磁阻式随机存取存储器(MRAM)的方法。该方法包括形成底部导电层，形成抗铁磁性层，和在底部导电层和抗铁磁性层上方形成隧道层。该方法进一步包括在隧道层上方形成自由磁层，该自由磁层具有磁矩，该...

本发明涉及一种半导体器件沟道系统及方法。公开了用于沟道区域的系统和方法。实施例包括具有多个双层的沟道区域，该双层包含交替的互补材料，诸如，InAs层和GaSb层。互补材料的交替层为沟道区域整体提供了个体材料层可能不能提供的所需带隙特性。

一种器件包括半导体衬底；位于半导体衬底中的隔离区以及鳍式场效应晶体管(FinFET)。FinFET包括位于半导体衬底上方的沟道区；位于沟道区的顶面和侧壁上的栅极电介质；位于栅极电介质上方的栅电极；源极/漏极区以及位于源极/漏极区和沟道区...

一种FinFET器件可以包括与有源FinFET结构横向相邻的伪FinFET结构，从而减小了有源FinFET结构上的应力失衡和应力失衡的影响。该FinFET器件包括：包括有多个半导体鳍状件的有源FinFET以及包括有多个半导体鳍状件的伪F...

本公开提供用于集成有电容器的FinFET的结构和方法，其中，半导体结构的一个实施例包括：半导体衬底，具有第一区域和第二区域；浅沟槽隔离(STI)部件，形成在半导体衬底中。STI部件包括设置在第一区域中并具有第一厚度T1的第一部分和设置在...

一种器件包括半导体衬底，和从该半导体衬底的顶面延伸到半导体衬底内的器件隔离(DI)区。栅极电介质设置在半导体衬底的有源区上方，其中栅极电介质在DI区上方延伸。栅电极设置在栅极电介质上方，其中该栅电极的凹口与该DI区的一部分重叠。本发明提...

本公开内容提供了一种集成电路。集成电路包括：半导体衬底；n-型场效应晶体管(nFET)，形成在半导体衬底上方并且具有包括高k介电层、位于高k介电层上方的保护层、位于保护层上方的p功函金属以及位于p功函金属上方的多晶硅层的第一栅叠层；以及...

本发明提供了用于FinFET的装置。FinFET包括形成在衬底中的隔离区；形成在衬底中的倒T形鳍，其中倒T形鳍的底部被隔离区包围，而倒T形鳍的上部在隔离区的顶面之上凸出。FinFET还包括围绕倒T形鳍的栅电极。