一种方法，将代表位于IC层的区域的布局的任何奇数环中而不包括在该布局的任何其他奇数环中的电路图案的任何节点识别为独立节点。该层将使用至少三个光掩模图案化多个电路图案。该方法将离布局的任何奇数环中的任何其他独立节点的距离不小于阈值距离的任...

本发明公开了一种制造用于集成电路(IC)设计的掩模的方法，所述方法包括接收IC设计布局。所述IC设计布局包括：具有第一外边界的IC部件，以及分配到所述第一外边界的第一目标点。所述方法还包括生成用于所述IC部件的第二外边界；以及，将所有的...

本发明公开了用于IC器件的热传感器，其由多个串联的金属电阻单元组成，其中多个金属电阻单元中的每一个都形成在通过通孔部分连接IC器件的不同布线层上，并且金属电阻单元相互叠置对准以形成堆叠件。

本发明提供了一种用于为半导体晶圆提供支承的系统和方法。实施例包括从半导体晶锭分离半导体晶圆之前，在半导体晶锭形成期间引入空位增强原料。空位增强原料在半导体晶锭内以高密度形成空位，并且所述空位在诸如退火的高温度工艺期间在半导体晶圆内形成体...

本发明公开了图像器件及其形成方法，其中图像传感器器件包括具有像素区和外围区的衬底。在外围区中蚀刻多个沟槽。第一沟槽的每一个均具有深度D1。在衬底上方形成掩模层。在像素区中，掩模层具有多个开口。间隔件形成在每个开口的内表面中。通过像素区中...

一种包含半导体衬底的图像传感器器件，该半导体衬底包括阵列区和暗电平校正区。该阵列区包含多个辐射感应像素。该暗电平校正区包含一个或多个参考像素。该衬底具有正面和背面。该图像传感器器件包括在衬底背面上形成的第一压缩应变层。该第一压缩应变层包...

公开了对准诸如晶圆级测试探针的探针和晶圆接触件的系统和方法。一种示例性方法包括在晶圆测试系统接收包括多个对准接触件的晶圆和包括多个探测点的探针卡。接收历史偏差校正。基于该历史偏差校正，确定探针卡相对于晶圆的方位值。使用方位值对准探针卡和...

本发明描述了一种通过电子束光刻系统形成图案的方法。方法包括接收具有多边形和禁止图案的集成电路(IC)设计布局数据，使用电子邻近校正(EPC)技术修改多边形和禁止图案，将修改的多边形条纹化为子区，将条纹化多边形转换为电子束写入格式数据，以...

通过利用鳍式场效应晶体管(FinFET)形成工艺中的各个工艺步骤，在包括FinFET的IC器件中形成二极管和双极结型晶体管(BJT)。二极管或BJT包括隔离鳍区域和鳍阵列区域，具有不同深度的n阱和位于鳍阵列区域的一部分中并围绕隔离鳍区域...

本发明提供了封装半导体器件的方法和装置。公开了用于晶圆级封装(WLP)半导体器件的方法和装置。可以通过钝化后互连(PPI)线和PPI焊盘将电路的接触焊盘连接到焊料凸块。PPI焊盘可以包括中空部分和开口。PPI焊盘可以与PPI线作为一个整...

本发明公开了三维集成电路(3DIC)结构和用于半导体晶圆的混合接合方法。3DIC结构包括第一半导体器件，在第一半导体器件顶面上的第一绝缘材料内设置有第一导电焊盘，在第一导电焊盘的顶面上具有第一凹槽。3DIC结构包括连接至第一半导体器件的...

本发明提供了制造FinFET器件的许多不同的实施例，这些实施例提供了优于现有技术的一种或者多种改进。在一个实施例中，制造FinFET器件的方法包括提供半导体衬底以及位于所述半导体衬底上的多个伪鳍和有源鳍。去除预定的伪鳍组。

一种用于电子束图案化的方法，包括：在衬底上形成导电材料层；在导电材料层上形成底部抗反射涂覆(BARC)层；在BARC层上形成抗蚀剂层；以及将电子束(电子束)引导至感光抗蚀剂层以用于电子束图案化工艺。设计BARC层，使得在电子束图案化工艺...

本发明提供了一种用于接收电源电压和生成输出电压的开关电压变换器。电压变换器包括开关控制器和通信耦合至开关控制器的开关器件。开关控制器通过控制开关器件的占空比调节输出电压。确定开关器件的尺寸，使得开关器件的特征在于漏极-源极击穿电压大于或...

本发明涉及处理半导体器件表面从而减小暗电流和白像素异常的系统和方法。一个实施例包括一种应用于半导体或光电二极管器件表面的方法，该光电二极管器件表面与感光区域相邻并且与用于该器件的具有电路结构的面相对。可以在衬底的表面之下任选地生成深度小...

一种器件包括：具有第一导电类型的半导体区；延伸到半导体区内的沟槽；以及位于沟槽中的场板，其中场板是导电的。第一介电层将场板的底部和侧壁与半导体区分隔开。主栅极设置在沟槽中并且与场板重叠。第二介电层设置在主栅极和场板之间并且将主栅极和场板...

本发明公开了一种器件，包括第一导电类型的半导体层，以及位于半导体层上方的第一体区和第二体区，其中，第一体区和第二体区为与第一导电类型相反的第二导电类型。第一导电类型的掺杂半导体区设置在第一体区和第二体区之间并与第一体区和第二体区接触。栅...

一种器件包括半导体衬底，位于半导体衬底中的阱区和金属氧化物半导体(MOS)器件。MOS器件包括与阱区重叠的栅极电介质、位于栅极电介质上方的栅电极和位于所述阱区中的源极/漏极区域。源极/漏极区域和阱区具有相反的导电类型。远离栅电极的第一源...

本发明公开了一种器件，包括半导体芯片中的半导体区，在所述半导体区上方的栅极介电层，以及在所述栅介电层上方的栅电极。漏极区设置在所述半导体区的顶面处并且与所述栅电极相邻。栅极间隔件在所述栅电极的侧壁上。介电层设置在栅电极和所述栅极间隔件上...

本发明涉及集成电路制造，更具体地涉及半导体器件的金属栅电极。用于半导体器件的示例性结构包括：衬底，包括主表面；第一矩形栅电极，位于主表面上并包括第一多层材料层；第一介电材料，与第一矩形栅电极的一侧相邻；以及第二介电材料，与第一矩形栅电极...