半导体互连结构制造技术

本发明专利技术提供了用于半导体器件的互连结构。互连结构包括包含第一金属线的第一金属层。互连结构包括位于第一金属层上方的介电层。介电层包含电耦合至第一金属线的第一子通孔和电耦合至第一子通孔的第二子通孔。第二子通孔不同于第一子通孔。互连结构包括位于介电层上方的第二金属层。第二金属层包含电耦合至第二子通孔的第二金属线。没有其他金属层位于第一金属层和第二金属层之间。

【技术实现步骤摘要】
半导体互连结构
本专利技术一般地涉及半导体
，更具体地涉及半导体互连结构。
技术介绍
半导体集成电路(IC)工业经历了快速成长。IC材料和设计上的技术进步产生了多个IC时代，其中，每代都具有比前一代更小和更复杂的电路。然而，这些进步增加了处理和制造IC的复杂性，对于将被实现的这些进步，需要IC处理和制造的类似发展。在IC演进的过程中，函数密度(即，每单位芯片面积的互连器件的数量)通常增加，而几何尺寸(即，可以使用制造工艺制造的最小部件)减小。当为了追求较高器件密度、较高性能以及较低成本，半导体工业发展到纳米技术工艺节点时，来自制造和设计的挑战导致多层(或三维)集成器件的发展。多层器件可以包括多个互连层，每个互连层都包括通过通孔与来自其他互连层的导线互连的一条或多条导线。然而，当继续按比例减小时，通孔变得越来越小，导线也越来越小。因此，形成到达来自不同互连层的它们的期望导线的通孔和该通孔与期望导线对准变得更加具有挑战性。从而，虽然现有多层器件和制造多层器件的方法通常适用于它们期望的目的，但是它们不在所有方面都完全令人满意。
技术实现思路
为了解决现有技术中所存在的缺陷，根据本专利技术的一方面，提供了一种半导体器件，包括：第一导电部件；第一通孔，设置在所述第一导电部件上方并且电耦合至所述第一导电部件；第二通孔，设置在所述第一通孔上方并且电耦合至所述第一通孔，所述第二通孔不同于所述第一通孔；以及第二导电部件，设置在所述第二通孔上方并且电耦合至所述第二通孔。在该半导体器件中，所述半导体器件包含衬底和设置在所述衬底上方的互连结构，并且所述第一导电部件、所述第二导电部件、所述第一通孔以及所述第二通孔均位于所述互连结构中。在该半导体器件中，所述第一导电部件是所述互连结构的第一互连层中的互连线；所述第二导电部件是所述互连结构中位于所述第一互连层上方的第二互连层中的互连线；并且没有其他互连层位于所述第一互连层和所述第二互连层之间。在该半导体器件中，所述第一通孔和所述第二通孔相互未对准。在该半导体器件中，所述第一通孔和所述第二通孔成形为不同形状。在该半导体器件中，所述第一通孔和所述第二通孔中均具有近似梯形的形状。该半导体器件进一步包括：蚀刻停止层，设置在所述第一通孔和所述第二通孔之间的界面附近。在该半导体器件中，以下至少一个为真：从顶部观看时，所述第一通孔延伸超过所述第一导电部件的边界；以及从顶部观看时，所述第二通孔延伸超过所述第二导电部件的边界。根据本专利技术的另一方面，提供了一种半导体互连结构，包括：第一金属层，包含第一金属线；介电层，位于所述第一金属层上方，所述介电层包含电耦合至所述第一金属线的第一子通孔和电耦合至所述第一子通孔的第二子通孔，所述第二子通孔不同于所述第一子通孔；以及第二金属层，位于所述介电层上方，所述第二金属层包含电耦合至所述第二子通孔的第二金属线，其中，没有其他金属层位于所述第一金属层和所述第二金属层之间。在该半导体互连结构中，所述半导体互连结构位于包含微电子部件的衬底上方，并且所述互连结构被配置成提供到达至少一些所述微电子部件的电通路。在该半导体互连结构中，所述第一子通孔和所述第二子通孔的位置相互偏移。在该半导体互连结构中，所述第一子通孔和所述第二子通孔具有不同的几何形状。该半导体互连结构进一步包括：蚀刻停止层，位于所述第一子通孔和所述第二子通孔之间的界面附近并且环绕所述界面。在该半导体互连结构中，从顶部观看时，所述第一金属线没有包围所述第一子通孔，或者所述第二金属线没有包围所述第二子通孔。根据本专利技术的又一方面，提供了一种方法，包括：在衬底上方形成第一互连层，所述第一互连层包含第一互连部件；在所述第一互连部件上方形成第一导电通孔，所述第一导电通孔电耦合至所述第一互连部件；在所述第一导电通孔上方形成第二导电通孔，所述第二导电通孔电耦合至所述第一导电通孔；以及在所述第二导电通孔上方形成第二互连层，所述第二互连层包含电耦合至所述第二导电通孔的第二互连部件。在该方法中，所述第二导电通孔和所述第二互连部件中的每个都通过单镶嵌工艺单独形成。在该方法中，所述第二导电通孔和所述第二互连部件通过双镶嵌工艺一起形成。在该方法中，实施形成所述第一导电通孔和形成所述第二导电通孔，使得所述第一导电通孔和所述第二导电通孔相互横向偏移。在该方法中，实施形成所述第一导电通孔和形成所述第二导电通孔，使得所述第一导电通孔和所述第二导电通孔具有不同的几何形状。在该方法中，所述第一互连层和所述第二互连层是其间没有其他互连层的相邻互连层。附图说明当结合附图进行阅读时，通过以下详细描述更好地理解本专利技术的多个方面。应该强调的是，根据工业中的标准实践，多种部件没有按比例绘制。实际上，为了论述清楚起见，多种部件的尺寸可以任意增加或减小。图1至图9是根据本专利技术的多个方面的处于各个制造阶段的半导体器件的示意性部分横截面侧视图。图10至图13是根据本专利技术的多个方面的半导体器件的示意性部分俯视图。图14是示出根据本专利技术的多个方面的制造半导体器件的方法的流程图。具体实施方式应该理解，以下专利技术提供用于实现多个实施例的不同部件的多个不同实施例或实例。以下描述部件和布置的特定实例，以简化本专利技术。当然，这些仅是实例并不用于限制。例如，以下说明中的第一部件形成在第二部件上方或上可以包括第一部件和第二部件以直接接触的方式形成的实施例，并且还可以包括附加部件可以形成在第一部件和第二部件之间，使得第一部件和第二部件可以不直接接触的实施例。另外，本专利技术可以在多种实例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身并没有指定所论述的多种实施例和/或结构之间的关系。现在半导体器件可以利用互连结构以在半导体晶圆上的多种元件和部件之间实施电布线，并且建立与外部器件的电连接。例如，互连结构可以包括多个图案化的介电层和互连的导电层。这些互连导电层提供电路、输入/输出以及形成在半导体衬底中的多种掺杂部件之间的互连件(例如，布线)。更详细地，互连结构可以包括多个互连层，还称为金属层(例如，M1、M2、M3等)。每个互连层都包括多个互连部件，还称为金属线。互连结构的层间介电层(ILD)提供金属线之间的隔离件。互连结构还可以包括提供来自不同互连层的金属线之间的电连接的多个通孔/接触件。例如，通孔可以垂直延伸，并且从而允许来自M1层的金属线电连接至来自M2层的另一条金属线。随着半导体器件制造技术继续发展，半导体器件上的多种部件的尺寸变得越来越小，包括通孔和金属线的尺寸。这导致制造挑战。图1示出一些制造挑战的示例性说明，其是互连结构100的一部分的简化横截面侧视图。互连结构100包括属于不同互连层的多条金属线。例如，互连结构100包括属于一个互连层的金属线110与111、以及属于另一个互连层的金属线120与121。互连结构100还包括将金属线110和121互连在一起的通孔130。换句话说，通孔130形成与金属线110和121的界面(还称为连接区域)140和141，并且分别通过这些界面140与141电偶会至金属线110和121。随着器件按比例减小工艺继续，通孔130的尺寸也减小。因此，界面140与141变得更小。制造工艺改变还可能导致通孔130水平地“移动”其位置，从而制造甚本文档来自技高网...

【技术保护点】
一种半导体器件，包括：第一导电部件；第一通孔，设置在所述第一导电部件上方并且电耦合至所述第一导电部件；第二通孔，设置在所述第一通孔上方并且电耦合至所述第一通孔，所述第二通孔不同于所述第一通孔；以及第二导电部件，设置在所述第二通孔上方并且电耦合至所述第二通孔。

【技术特征摘要】
2012.05.04 US 13/464,0551.一种半导体器件，包括：第一导电部件；第一通孔，设置在所述第一导电部件上方并且电耦合至所述第一导电部件；第二通孔，设置在所述第一通孔上方并且电耦合至所述第一通孔，所述第二通孔不同于所述第一通孔；以及第二导电部件，设置在所述第二通孔上方并且电耦合至所述第二通孔，其中，所述半导体器件包含衬底和设置在所述衬底上方的互连结构，并且所述第一导电部件、所述第二导电部件、所述第一通孔以及所述第二通孔均位于所述互连结构中。2.根据权利要求1所述的半导体器件，其中：所述第一导电部件是所述互连结构的第一互连层中的互连线；所述第二导电部件是所述互连结构中位于所述第一互连层上方的第二互连层中的互连线；并且没有其他互连层位于所述第一互连层和所述第二互连层之间。3.根据权利要求1所述的半导体器件，其中，所述第一通孔和所述第二通孔相互未对准。4.根据权利要求1所述的半导体器件，其中，所述第一通孔和所述第二通孔成形为不同形状。5.根据权利要求1所述的半导体器件，其中，所述第一通孔和所述第二通孔均具有梯形的形状。6.根据权利要求1所述的半导体器件，进一步包括：蚀刻停止层，设置在所述第一通孔和所述第二通孔之间的界面附近。7.根据权利要求1所述的半导体器件，其中，以下至少一个为真：从顶部观看时，所述第一通孔延伸超过所述第一导电部件的边界；以及从顶部观看时，所述第二通孔延伸超过所述第二导电部件的边界。8.一种半导体互连结构，包括：第一金属层，包含第一金属线；介电层，位于所述第一金属层上方，所述介电层包含电耦合至所述第一金属线的第一子通孔和电耦合至所述第一子通孔的第二子通孔，所述第二子通孔不同于所述第一子通孔；以及第二金属层，位于所述介电层上方，所述第二金属层包含电耦合至所述第二子通孔的第二金属线，其中，没有其他金属层位于所述第一金属层和所述第二金...

【专利技术属性】
技术研发人员：赖志明，黄文俊，刘如淦，陈笔聪，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：