专利查询
首页
专利评估
登录
注册
台湾积体电路制造股份有限公司专利技术
台湾积体电路制造股份有限公司共有17109项专利
半导体器件的应变结构及其制造方法技术
用于场效应晶体管(FET)的示例性结构包括:包含第一表面的硅衬底;位于第一表面上方的沟道部分,其中沟道部分具有位于第一表面之上第一高度处的第二表面以及平行于第一表面的长度;以及位于第一表面上并且沿着沟道部分的长度围绕沟道部分的两个源极/...
具有负电荷层的背照式图像传感器制造技术
具有负电荷层的半导体图像传感器器件包括具有p型区域的半导体衬底,接近半导体衬底的正面位于p型区域中的多个辐射感应区域和接近多个辐射感应区域邻接p型区域的负电荷层。负电荷层可以是富氧氧化硅、高k金属氧化物或氮化硅,形成为浅沟槽隔离部件中的...
用于背照式图像传感器的抗反射层制造技术
一种形成图像传感器件的方法,包括在硅衬底的前面处形成光感测区和在光感测区上方形成图案化的金属层。此后,该方法包括在衬底的第一表面上沉积金属氧化物抗反射叠层。该金属氧化物抗反射叠层包括在光电二极管上方堆叠的一个或多个薄金属氧化物的复合层。...
用于在CMOS图像传感器中玻璃去除的方法和装置制造方法及图纸
本发明提供了用于在形成CMOS图像传感器的同时去除玻璃的方法。提供了用于形成器件的方法,包括在器件晶圆上形成多个像素阵列;将载具晶圆接合至器件晶圆的第一面;在器件晶圆的第二面的上方接合衬底;减薄载具晶圆;形成与器件晶圆的第一面的电连接件...
减少图像传感器中的串扰的设备和方法技术
一种用于减小图像传感器中的串扰的方法包括:提供背照式图像传感器晶圆,在该背照式图像传感器晶圆中形成隔离区域,其中,该隔离区域包围着光电有源区域,在该光电有源区域中从背照式图像传感器晶圆的背面形成开口,并且利用介电材料覆盖该开口的上端,从...
图像传感器的制造方法技术
公开了半导体器件和背照式(BSI)传感器的制造方法。在一个实施例中,制造半导体器件的方法包括提供工件以及在工件的正面上形成集成电路。使用镶嵌工艺在工件的背面上形成导电材料的栅格。
图像传感器器件和方法技术
提供了减少光敏二极管之间的串扰的系统和方法。在实施例中,第一滤色器在第一光敏二极管上方形成而第二滤色器在第二光敏二极管上方形成,间隙在第一滤色器和第二滤色器之间形成。间隙将起到反射光的作用,否则光将从第一滤色器跨越到第二滤色器,从而减少...
背照式图像传感器芯片的金属栅格及其形成方法技术
本发明公开了一种方法,所述方法包括在半导体衬底的正面上形成多个图像传感器,以及在所述半导体衬底的背面上形成介电层。所述介电层在所述半导体衬底上方。对所述介电层图案化以形成多个栅格填充区,其中所述多个栅格填充区中的每一个覆盖所述多个图像传...
双轮廓浅沟槽隔离装置和系统制造方法及图纸
本发明描述一种装置及其制造方法,该装置是半导体电路器件,其具有在半导体衬底上界定有源区域和外围区域以电隔离有源区域中的结构与外围区域中的结构的浅沟槽隔离部件。界定有源区域的浅沟槽隔离部件浅于界定外围区域的浅沟槽隔离部件,其中通过两个以上...
用于垂直集成的背照式图像传感器的装置制造方法及图纸
一种背照式图像传感器包括光电二极管以及位于第一芯片中的第一晶体管,其中,第一晶体管电耦合至光电二极管。背照式图像传感器进一步包括在第二芯片中形成的第二晶体管以及在第三芯片中形成的多个逻辑电路,其中,第二芯片堆叠在第一芯片上并且第三芯片堆...
用于图像传感器封装的方法和装置制造方法及图纸
本发明公开了用于封装背照式(BSI)图像传感器或者具有专用集成电路(ASIC)的传感器器件的方法和装置。根据实施例,传感器器件可不使用载具晶圆而与ASIC面对面接合在一起,其中传感器的接合焊盘相对应地以一对一的方式与ASIC的接合焊盘对...
用于高k和金属栅极堆叠件的器件和方法技术
本发明描述了一种在衬底的不同区域上具有五个栅极堆叠件的半导体器件及其制造方法。该器件包括半导体衬底和用于隔离衬底上的不同区域的隔离部件。不同区域包括p型场效应晶体管(pFET)核心区、输入/输出pFET(pFET?IO)区、n型场效应晶...
半导体器件及其形成方法技术
提供了一种电阻器系统和用于形成该电阻器系统的方法。实施例包括形成U形的电阻器。电阻器可以包括多层导电材料,具有填充U形的剩余部分的介电层。电阻器可以与双金属栅极制造工艺结合或者可以与多种类型的电阻器结合。本发明还提供了半导体器件及其形成...
用于中介片的电容器及其制造方法技术
公开了设计用于诸如中介片的衬底的电容器及其制造方法。在一个实施例中,在通孔和底层金属层之间形成电容器。例如,电容器可以是形成在衬底上或衬底上方形成的介电层上的平面电容器。
具有承载晶圆的晶圆组件制造技术
本发明公开了一种具有承载晶圆的晶圆组件,包括工艺晶圆和承载晶圆。在工艺晶圆上形成集成电路。承载晶圆结合至工艺晶圆。承载晶圆具有至少一个对准标记。
具有自对准互连件的半导体器件制造技术
本发明公开了一种多层器件及制造多层器件的方法。示例性多层器件包括衬底;设置在衬底上方的第一层间介电(ILD)层;以及在第一ILD层中形成的包括多条第一导电线的第一导电层。该器件还包括设置在第一ILD层上方的第二ILD层;以及在第二ILD...
具有自对准互连件和阻挡部分的半导体器件制造技术
本发明公开了具有自对准互连件和阻挡部分的半导体器件和用于制造该器件的方法。示例性器件包括布置在衬底上方的第一导电层,第一导电层包括沿第一方向延伸的第一多条导线。该器件还包括布置在第一导电层上方的第二导电层,第二导电层包括沿第二方向延伸的...
半导体器件及其制造方法以及形成导电部件的方法技术
本发明公开了半导体器件及其制造方法以及形成其导电部件的方法。半导体器件包括在工件上方设置的绝缘材料层。绝缘材料层包含具有约13%以上的碳(C)的含硅材料。导电部件设置在绝缘材料层内。导电部件包括在其顶面上设置的保护层。
用于IC封装的应力减小结构制造技术
一种半导体器件包括具有第一和第二导电焊盘的半导体管芯,以及具有第三和第四接合焊盘的衬底。在内部区域的第一导电焊盘相对于第三接合焊盘的宽度比不同于在外部区域的第二导电焊盘相对于第四接合焊盘的宽度比。本发明提供了用于IC封装的应力减小结构。
迹线上凸块芯片封装的方法和装置制造方法及图纸
公开了在用于形成半导体封装件的BOT结构中所用的焊接掩模沟槽的方法和装置。在迹线上以及在基板上形成焊接掩模层。形成焊接掩模层的开口,该开口称作焊接掩模沟槽,从而暴露出基板上的迹线。焊接掩模沟槽的宽度约为焊料凸块的直径尺寸。焊料凸块直接接...
首页
<<
672
673
674
675
676
677
678
>>
尾页
科研机构数量排行前10
华为技术有限公司
134485
珠海格力电器股份有限公司
99367
中国石油化工股份有限公司
87773
浙江大学
81467
三星电子株式会社
68335
中兴通讯股份有限公司
67403
国家电网公司
59735
清华大学
56623
腾讯科技深圳有限公司
54362
华南理工大学
51829
最新更新发明人
日铁化学材料株式会社
428
南京逐陆医药科技有限公司
40
格莱科新诺威逊私人有限公司
2
北京卡尤迪生物科技股份有限公司
14
索尼互动娱乐股份有限公司
758
青庭智能科技苏州有限公司
14
思齐乐私人有限公司
12
微软技术许可有限责任公司
8923
联想北京有限公司
28609
京东方科技集团股份有限公司
51232