专利查询
首页
专利评估
登录
注册
台湾积体电路制造股份有限公司专利技术
台湾积体电路制造股份有限公司共有17109项专利
具有悬空沟道的MOSFET及其形成方法技术
一种器件包括半导体衬底以及位于半导体衬底上方的晶体管的沟道区。沟道区包括半导体材料。气隙设置在沟道区的下方并且与沟道区对准,其中,沟道区的底面暴露于气隙。绝缘区设置在气隙的相对侧上,其中,沟道区的底面高于绝缘区的顶面。晶体管的栅极电介质...
用于FinFET器件的鳍结构制造技术
提供一种用于鳍式场效应晶体管(FinFET)器件的鳍结构。器件包括:衬底、设置在衬底上的第一半导体材料、设置在衬底上方并且形成在第一半导体材料的相对两侧的浅沟槽隔离(STI)区、以及形成在STI区上设置的第一鳍和第二鳍的第二半导体材料,...
高电子迁移率晶体管及其形成方法技术
本发明公开了一种高电子载流子迁移率晶体管(HEMT)包括第一III-V化合物层。第二III-V化合物层设置在第一III-V化合物层上并且在成分上与第一III-V化合物层不同。载流子沟道设置在第一III-V化合物层和第二III-V化合物层...
不通电的伪栅极制造技术
本发明提供一种半导体器件。该半导体器件包括在衬底上方形成的不通电的伪栅极。伪栅极具有伸长的形状并且沿着第一方向定向。半导体器件包括在衬底上方形成的第一功能栅极。第一功能栅极具有伸长的形状并且沿着第一方向定向。第一功能栅极在与第一方向垂直...
多次可编程存储单元及其形成方法技术
一种器件,包括有源区和耦合电容器。电容器包括第一浮置栅极,作为耦合电容器的电容器上极板,以及掺杂的半导体区,作为耦合电容器的电容器下极板。掺杂半导体区包括位于有源区的表面处的表面部,以及低于表面部的底面的侧壁部。侧壁部位于有源区的侧壁上...
用于高速ROM单元的装置制造方法及图纸
一种ROM单元,包括:第一第一层接触件,形成在存储单元的晶体管的第一有源区上;第二第一层接触件,形成在存储单元的晶体管的第二有源区上,其中,第二第一层接触件连接至形成在第一互连层中的第一VSS线和第二VSS线,其中,第二VSS线电连接至...
多维集成电路的电源线滤波器制造技术
一种位于带有堆叠元件的多维集成电路中的中介层元件具有一个或多个导体(尤其是电源线),该导体通过限定了用于高频信号的低阻抗分路的去耦网络来与地电位相连接。介电层具有连续的层,该层包括有硅层、金属层和电介质沉积层。用于导体的去耦网络具有至少...
具有较小的过渡层通孔的互连结构制造技术
一种互连结构包括位于衬底上方的底层,其中,底层包含至少一条底层线和至少一个底层通孔。互连结构还包括位于底层上方的过渡层,其中,过渡层包含至少一条过渡层线和至少一个过渡层通孔。互连结构还包括位于过渡层上方的顶层,其中,顶层包含至少一条顶层...
通过金属通孔槽减少OCD测量噪声制造技术
本发明提供一种半导体器件。该半导体器件包括衬底和设置在衬底上方的互连结构。互连结构包括多个互连层。互连层中的一层包含:多个金属通孔槽和设置在多个金属通孔槽上方的块体金属元件。本发明还提供了一种方法。该方法包括:提供晶圆以及在晶圆上方形成...
互连结构及其形成方法技术
互连结构及其形成方法。互连结构包括:位于衬底上方的第一蚀刻终止层;位于第一蚀刻终止层上方的介电层;位于介电层中的导体以及位于介电层上方的第二蚀刻终止层。介电层包含碳并且具有顶部和底部。顶部和底部中的C含量的差值小于2at%。导体的表面中...
互连结构及其形成方法技术
本发明公开了互连结构及其形成方法。互连结构包括形成在介电层中的导电层。粘着层形成在介电层和衬底之间。粘着层的碳含量比大于介电层的碳含量比。
集成电路器件中的细长凸块制造技术
本发明公开了集成电路器件中的细长凸块,其中一种器件包括衬底、位于衬底上方的金属焊盘、覆盖金属焊盘边缘部分的钝化层。钝化层具有与金属焊盘重叠的第一开口,第一开口具有在与衬底的主面平行的方向上测量的第一横向尺寸。聚合物层位于钝化层上方并覆盖...
封装件层叠结构及其形成方法技术
所描述的形成用于封装件层叠的接合结构的实施方式包括去除下封装件的部分连接件和的模塑料。所描述的接合结构能够使得上封装件的连接件与下封装件的连接件的置放和对准更容易。因此,接合工艺的工艺窗口更宽。另外,接合结构具有更光滑的连接轮廓和平坦的...
具有密集通孔阵列的接合焊盘结构制造技术
一种接合焊盘结构包括衬底和在第一介电层中形成并且设置在衬底上方的第一导电岛状物。具有多个通孔的第一通孔阵列形成在第二介电层中并且设置在第一导电岛状物上方。第二导电岛状物形成在第三介电层中并且设置在第一通孔阵列上方。接合焊盘设置在第二导电...
金属栅极半导体器件及其制造方法技术
一种半导体制造方法包括在衬底的第一区域上形成第一功函数金属层以及在衬底的第二区域上和第一功函数金属层上形成金属层。在金属层上形成伪层。然后图案化这些层,从而在衬底的第一区域中形成第一栅极结构并且在第二区域中形成第二栅极结构。然后去除伪层...
通过氧化形成浅通孔制造技术
用于在位于半导体表面上的暴露导电通孔的顶部上构建浅凹进阱的方法以及由此形成的装置。随后用诸如氮化钽(TaN)层的导电覆盖层填充浅凹进阱,从而防止或者减少氧化,否则当暴露于空气时可能自然发生氧化或者在凸块下金属化工艺期间可能发生氧化。本发...
光刻群集和模块化以提高生产率制造技术
本发明涉及光刻群集和模块化以提高生产率,公开了用于半导体工件处理的光刻工具装置。光刻工具装置将光刻工具组为群集,并且在第一群集中的第一类型的多个光刻工具和第二群集中的第二类型的多个光刻工具之间选择性地传送半导体工件。选择性传送通过连接至...
栅极下方具有选择性掺杂剂去活化的MOSFET制造技术
在衬底上制造金属氧化物半导体场效应晶体管(MOSFET)器件的方法包括通过第一类型掺杂剂掺杂MOSFET器件的沟道区。通过第二类型掺杂剂在衬底中形成源极和漏极。在位于MOSFET器件的栅极下方的区域中实施选择性掺杂剂去活化。本发明还提供...
制造金属栅极半导体器件的方法技术
一种半导体器件制造方法包括提供衬底,在该衬底上设置有栅极介电层,诸如高k电介质。在栅极介电层上形成三层元件。三层元件包括第一保护层、第二保护层以及介于第一保护层和第二保护层之间的金属栅极层。利用三层元件形成nFET栅极结构和pFET栅极...
用于双重图案化设计的掩模处理制造技术
本发明提供了一种形成半导体器件的方法及由此形成的产品。该方法包括采用例如双重图案化或者多重图案化技术在掩模层中形成图案。处理掩模以平滑或圆化尖边角。在其中在掩模中形成正图案的实施例中,处理可以包括等离子体工艺或者各向同性湿蚀刻。在其中在...
首页
<<
674
675
676
677
678
679
680
>>
尾页
科研机构数量排行前10
华为技术有限公司
134485
珠海格力电器股份有限公司
99367
中国石油化工股份有限公司
87773
浙江大学
81467
三星电子株式会社
68335
中兴通讯股份有限公司
67403
国家电网公司
59735
清华大学
56623
腾讯科技深圳有限公司
54362
华南理工大学
51829
最新更新发明人
日铁化学材料株式会社
428
南京逐陆医药科技有限公司
40
北京卡尤迪生物科技股份有限公司
14
青庭智能科技苏州有限公司
14
索尼互动娱乐股份有限公司
758
格莱科新诺威逊私人有限公司
2
思齐乐私人有限公司
12
联想北京有限公司
28609
微软技术许可有限责任公司
8923
京东方科技集团股份有限公司
51232