台湾积体电路制造股份有限公司专利技术

台湾积体电路制造股份有限公司共有17109项专利

  • 本文揭露的是关于一种记忆体阵列与记忆体系统。在一态样中,记忆体阵列包含:第一记忆体单元组与第二记忆体单元组;第一开关群,其中的每一开关包含连接至第一记忆体单元子集的第一电极的第一电极,以及第二电极;第二开关群,其中的每一开关包含连接至第...
  • 在一些实施例中,本发明涉及一种形成电容器结构的方法。该方法包括在下电极层上方形成电容器介电层,以及在电容器介电层上方形成上电极层。蚀刻该上电极层以限定上电极并且暴露电容器介电层的一部分。在上电极层和电容器介电层的水平延伸表面上方并且还沿...
  • 本公开提出一种界面结构。界面结构包括具有第一介电层的第一界面层,第一导电结构位于第一介电层中,与第一导热层位于第一介电层上。界面结构还包括第二界面层位于第一界面层上。第二界面层与第一界面层相对于第一界面层与第二介电层之间的界面成镜像。第...
  • 一种电浆增强化学气相沉积方法、半导体结构及其制造方法,电浆增强化学气相沉积方法包括将其上具有磁性层的晶片装载到配备有射频系统的处理室中,将芳香烃前驱物引入处理室中,并开启射频系统的射频源以大于约1000赫兹的频率将芳香烃前驱物分解成活性...
  • 本公开提出一种内连线结构。内连线结构包括介电层、第一导电结构、导电层、第一阻挡层、第二阻挡层及支撑层。第一导电结构位于介电层中;导电层位于介电层上。导电层包括相邻的第一部分与第二部分,且导电层的第二部分位于第一导电结构上。第一阻挡层接触...
  • 半导体装置,包括多个第一堆叠结构形成于基板的第一区中,其中第一堆叠结构设置以形成在第一电压等级下操作的多个第一晶体管。半导体装置包括多个第二堆叠结构形成于基板的第二区中,其中第二堆叠设置以形成在第二电压等级下操作的多个第二晶体管,且第二...
  • 提供了一种锁相回路、产生周期性输出波形的方法及时钟产生电路,锁相回路包含相位/频率检测器、电荷泵、振荡器以及重新对准路径。相位/频率检测器用以接收参考信号及反馈信号。电荷泵用以接收来自该相位/频率检测器的输出并产生脉冲。振荡器用以基于该...
  • 一种半导体元件及其形成方法,在半导体基板的硅层中形成至少一个掺杂硅区域,并且在硅层上方形成氧化硅层。含锗材料部形成在半导体基板中,以提供p
  • 本揭露描述了一种半导体装置及其制作方法,半导体装置包括基板、该基板上的缓冲层及缓冲层上的堆叠的鳍式结构。缓冲层可以包括锗,且堆叠的鳍式结构可以包括具有锗及锡的半导体层。半导体装置进一步包括围绕半导体层的一部分的栅极结构及在缓冲层上并与半...
  • 本发明的实施例提供了一种生成集成电路(IC)布局图的方法,包括:获得对应于相邻金属层的交叉的第一和第二多个轨道的网格;确定相应的第一和第二多个轨道的第一和第二节距符合第一规则;将通孔定位图案应用于网格,从而将通孔区域限制于交替对角网格线...
  • 本公开总体涉及二极管的表面损坏控制。公开了一种半导体器件及其形成方法。该半导体器件包括衬底、设置在衬底内的第一阱区域、设置为与第一阱区域相邻并且在衬底内的第二阱区域、以及设置在第一阱区域内的阱区域阵列。第一阱区域包括第一类型掺杂剂,第二...
  • 本公开涉及半导体结构及其制造方法。提供了半导体结构和方法。根据本公开,一种半导体结构,包括:第一鳍结构和第二鳍结构,在衬底之上;第一源极/漏极特征和第二源极/漏极特征,该第一源极/漏极特征设置在第一鳍结构之上,并且该第二源极/漏极特征设...
  • 本申请提供了半导体器件和方法。实施例包括一种半导体器件,该半导体器件包括从衬底延伸的多个鳍结构,多个鳍结构具有多个第一鳍结构和多个第二鳍结构。半导体器件还包括位于衬底上并且被布置在多个鳍结构之间的多个隔离区域。该器件还包括位于多个隔离区...
  • 本公开涉及制造半导体器件的方法。一种方法,包括:在半导体鳍上形成虚设栅极堆叠,在虚设栅极堆叠的侧壁上形成栅极间隔件,形成第一层间电介质,其中,栅极间隔件和虚设栅极堆叠位于第一层间电介质中,去除虚设栅极堆叠以在栅极间隔件之间形成沟槽,在沟...
  • 本公开涉及半导体器件及方法。在一个实施例中,一种器件包括:沟道区域;栅极电介质层,位于沟道区域上;第一功函数调整层,位于栅极电介质层上,第一功函数调整层包括n型功函数金属;阻挡层,位于第一功函数调整层上;第二功函数调整层,位于阻挡层上,...
  • 本公开涉及沉积和氧化硅内衬以用于形成隔离区域。一种方法包括:蚀刻半导体衬底以形成沟槽和半导体条带。该半导体条带的侧壁暴露于沟槽。该方法还包括沉积延伸到沟槽中的含硅层,其中,该含硅层在半导体条带的侧壁上延伸;用电介质材料填充沟槽,其中,电...
  • 本申请涉及通过注入减小导电特征之间的间隔。一种方法包括在源极/漏极区域之上形成第一电介质层,以及在源极/漏极区域之上形成源极/漏极接触插塞并将该源极/漏极接触插塞电连接至源极/漏极区域。源极/漏极接触插塞的顶部具有第一横向尺寸。执行注入...
  • 本公开涉及半导体器件和方法。在实施例中,一种器件,包括:第一半导体条带,在衬底之上,第一半导体条带包括第一沟道区域;第二半导体条带,在衬底之上,第二半导体条带包括第二沟道区域;电介质条带,设置在第一半导体条带和第二半导体条带之间,电介质...
  • 本公开涉及半导体器件和方法。在实施例中,一种方法包括:形成从半导体衬底延伸的第一鳍和第二鳍;沿着第一鳍的第一侧壁、第二鳍的第二侧壁和半导体衬底的顶表面沉积衬里层,衬里层由氮浓度在5%至30%的范围内的氮氧化硅形成;在衬里层上沉积填充材料...
  • 一种晶体管、半导体元件及其形成方法。在一些实行方案中,一或多个半导体处理工具可通过以下操作形成半导体元件的第一端子:将穿隧氧化物层沉积于半导体元件的主体的第一部分上;将第一体积的基于多晶硅的材料沉积于穿隧氧化物层上;及将第一介电层沉积于...