台湾积体电路制造股份有限公司专利技术

台湾积体电路制造股份有限公司共有17109项专利

  • 本申请的实施例还提供了集成电路及其制造方法。集成电路包括有源区组、第一接触件组、栅极组、第一电源轨组和第一通孔组。有源区组在第一方向上延伸。第一接触件组与在第二方向上延伸的集成电路的第一单元边界和第二单元边界重叠。栅极组在第二方向上延伸...
  • 在制造半导体器件的方法中,在衬底上方形成第一鳍结构、第二鳍结构、第一壁鳍结构以及第二壁鳍结构。第一和第二鳍结构设置在第一和第二壁鳍结构之间,并且第一和第二鳍结构以及第一和第二壁鳍结构的下部嵌入隔离绝缘层中,并且它们的上部从隔离绝缘层暴露...
  • 一种记忆体装置、记忆体系统及制造记忆体装置的方法,记忆体装置包括记忆体阵列,记忆体阵列包括多个记忆体单元。记忆体单元中的每一者包括第一编程晶体管、第二编程晶体管、串联耦接到第一编程晶体管的第一读取晶体管以及串联耦接到第二编程晶体管的第二...
  • 在一些实施例中,本发明涉及集成芯片。集成芯片包括设置在围绕互连件的下介电结构上方的下绝缘结构。下绝缘结构具有延伸穿过下绝缘结构的侧壁。底部电极沿下绝缘结构的侧壁和上表面布置,数据存储结构设置在底部电极的第一内侧壁和上表面上,并且顶部电极...
  • 本发明提供一种电子系统、集成电路晶粒及其操作方法。集成电路晶粒包括多个接口电路片以及合并电路。从传送器晶粒所传送的传输数据串流被拆分多个子数据串流。这些接口电路片的每一个提供物理层以接收这些子数据串流中的对应者。合并电路耦接至这些接口电...
  • 本发明提供一种晶粒之间的通讯系统及其操作方法。传送装置将目前数据单元与传送数据校验信息通过通讯接口传送至接收装置,以及将目前数据单元记录在FIFO缓冲器中。接收装置基于从通讯接口接收到的目前数据单元而自行计数接收数据识别值。接收装置使用...
  • 本发明的实施例提供了集成电路(IC)结构的形成方法,包括:在IC结构中形成导线结构,包括:形成第一和第二集合长柱,它们中的构件均具有沿第一方向延伸的长轴;第二集合长柱相对于第一集合长柱在垂直于第一方向的第二方向上偏移;形成第三集合短柱,...
  • 本文公开了一种半导体器件,包括:包括第一导电类型的第一类型区和包括第二导电类型的第二类型区。半导体器件包括在第一类型区和第二类型区之间延伸的沟道区。半导体器件包括围绕至少一部分沟道区的栅电极。栅电极的第一栅极边缘与第一类型区的第一类型区...
  • 本发明的实施例公开了半导体图像传感器件及其制造方法。半导体图像传感器件包括衬底、第一像素和第二像素、以及隔离结构。第一像素和第二像素设置在衬底中,其中,第一和第二像素为相邻像素。隔离结构设置在衬底中并且介于第一和第二像素之间,其中,隔离...
  • 公开了半导体器件及其制造方法。在一些实施例中,一种制造器件的方法包括通过间隔件将第一半导体器件连接至第二半导体器件。第一半导体器件具有在第一半导体器件上设置的第一接触焊盘并且第二半导体器件具有在第二半导体器件上设置的第二接触焊盘。该方法...
  • 本发明的实施例提供了一种存储单元的制造方法,包括:提供衬底;在衬底中形成晶体管的源极/漏极部件;在衬底上方形成第一介电层;在第一介电层中形成晶体管的栅极;在第一介电层上方形成第二介电层;在第二介电层中形成第一接触部件;形成完全包围并直接...
  • 本发明提供一种覆盖管理方法、覆盖管理系统及计算系统,阐述用于使用机器学习来管理半导体制造中的垂直对齐或覆盖的技术。通过所公开的技术来评估及管理扇出型晶片级封装工艺中内连特征的对齐。使用大数据及神经网络系统来使覆盖误差源因子与覆盖计量类别...
  • 一种晶圆输送系统包含一晶圆输送装置,其包含一料架及一电源总成。料架包含:一后面板总成,其包含一顶面板及一底面板;一隔板,其紧固至该后面板总成;一阻障层,其固定于该隔板的顶表面上界定一晶圆载具的容纳位置;以及一识别装置,其固定于该后面板总...
  • 本发明的各个实施例涉及存储器单元,其中界面层位于铁电层的底部上,位于底部电极和铁电层之间。界面层是与底部电极和铁电层不同的材料,并且具有与底部电极的顶面相比具有高纹理均匀性的顶面。例如,界面层可以是电介质、金属氧化物或金属,该电介质、金...
  • 本实用新型的各种实施例针对半导体衬底上的集成电路。第一和第二栅极结构设置在衬底之上并且彼此横向间隔开。在第一和第二栅极结构之间的半导体衬底中设置了公共源极/漏极区。绝缘体层上覆于第一和第二栅极结构。源极/漏极接触件延伸通过第一和第二栅极...
  • 本实用新型实施例的各种实施例涉及一种集成芯片(IC)。所述IC包括位于衬底中的第一深沟槽隔离(DTI)结构。介电结构位于衬底之上。内连线结构位于介电结构中。内连线结构包括电耦合在一起的下部内连线结构与上部内连线结构。上部内连线结构包括多...
  • 一种半导体装置,包括多个通道层相互垂直分离。半导体装置还包括一主动栅极结构,主动栅极结构包括一下部和一上部。所述下部环绕所述通道层中的各个通道层。半导体装置还包括一栅极间隔物沿着所述主动栅极结构的所述上部的一侧壁延伸,所述的栅极间隔物具...
  • 一种集成电路包含具有第一区和第二区的基底;位于第一区中的第一全绕式栅极装置,第一全绕式栅极装置包含沿第一方向纵向延伸的第一通道构件,以及包覆第一通道构件的通道区的第一栅极结构,第一栅极结构包含第一界面层;以及位于第二区中的第二全绕式栅极...
  • 提供半导体结构及半导体装置。所述半导体结构包括在介电层的凹入部分的侧壁上方的至少一阻障层,其中凹入部分的底表面实质上没有至少一阻障层。半导体结构还包括在至少一阻障层上方且在凹入部分的底表面上方的至少一衬层,其中至少一衬层的厚度在凹入部分...
  • 一种半导体结构,包括装置区域以及围绕装置区域的密封结构。密封结构包括围绕装置区域的外环以及设置在外环与装置区域之间的缓冲区域。缓冲区域包括具有沿第一方向纵向延伸的多个第一栅极结构的第一部分和具有沿第一方向纵向延伸的多个第二栅极结构的第二...