本发明实施例提供一种半导体封装，包括衬底、衬底上方的半导体器件以及接合在半导体器件和衬底之间的多个焊点结构，其中多个焊点结构中的每一个包括按重量百分比计的2％至23％的铟。的铟。的铟。

光学器件包括第一波导、与第一波导相邻的环形波导以及与环形波导一一对应地耦合的加热器。一种方法包括将具有第一波长的第一光源耦合到第一波导，增加通过所述加热器的电流直到所述环形波导中的第一环形波导谐振，将第一环形光波导分配至第一波长，将通过...

本公开总体涉及晶圆键合方法和经键合器件结构。在一个实施例中，一种结构包括：第一器件，包括第一电介质层和在第一电介质层中的第一对准标记，第一对准标记包括第一磁十字，第一磁十字具有第一北极和第一南极；以及第二器件，包括第二电介质层和在第二电...

揭露一种半导体装置及其形成方法，所述方法包含在半导体基板上形成第一导电结构和第二导电结构，在第一导电结构和第二导电结构之间形成一或多个介电层，以第一遮罩层覆盖一或多个介电层，在第一遮罩层中形成第一开口，在第一开口中沉积一导电材料以形成场...

一种封装件包括具有第一侧和与第一侧相对的第二侧的密封剂、嵌入密封剂中的第一集成电路管芯和第二集成电路管芯，以及位于密封剂的第一侧上的第一中介层。第一中介层机械耦接且电耦接至第一集成电路管芯和第二集成电路管芯。封装件还包括位于密封剂的第二...

本公开提供一种形成半导体装置的方法。以高度均匀的方式在半导体装置的层间介电层的部分中形成凹槽。通过在蚀刻工具中配置气体气流以增加凹槽深度的均匀性，以促进整个半导体装置、从半导体装置至半导体装置及/或从晶圆至晶圆的蚀刻速率(蚀刻深度)的均...

公开了具有隔离结构的光学器件及其制造方法。光学器件包括具有第一表面和与第一表面相对的第二表面的衬底、设置在衬底中的第一辐射感测器件和第二辐射感测器件、设置在衬底中并且位于所述第一辐射感测器件和所述第二辐射感测器件之间的第一隔离结构。第一...

本发明的实施例提供了一种集成电路器件，包括第一存储单元、第二存储单元、第一逻辑元件、第二逻辑元件和第三逻辑元件。第一存储单元被配置为在第一节点存储第一位，并且第二存储单元被配置为在第二节点存储第二位。第一逻辑元件包括连接至第一节点的第一...

本文公开了用于多栅极器件的波浪形外延源极/漏极结构及其制造方法。示例性器件包括沿着第一方向纵长延伸的第一鳍和第二鳍。第一鳍和第二鳍均具有非凹陷部分和凹陷部分。栅极沿着不同于第一方向的第二方向纵长延伸。栅极包裹第一鳍的非凹陷部分和第二鳍的...

提供一种半导体封装及其制造方法。半导体封装包括：中介层；系统整合晶片晶粒堆叠，接合至中介层的顶表面，系统整合晶片晶粒堆叠包含接合在一起的两个或更多个晶粒；及多个晶片，接合至中介层的顶表面。在第一方向上，系统整合晶片晶粒堆叠的第一边界与多...

本文公开了一种用于静电放电(ESD)保护的器件和方法。在一个方面，器件包括用于检测焊盘处的ESD的ESD检测器。在一个方面，器件包括彼此串联连接的P型晶体管和N型晶体管。在一个方面，驱动电路配置为向焊盘提供输出信号。在一个方面，器件包括...

一种快闪记忆体及其制造方法，快闪记忆体包括具有沿第一方向延伸的源极区的快闪记忆体单元线性阵列。各个快闪记忆体单元包括邻接源极区设置的浮动栅极。快闪记忆体单元线性阵列进一步包括设置于快闪记忆体单元的浮动栅极之间的隔离带。抹除栅极线沿第一方...

一种半导体装置包含一基板、一鳍片、一隔离区、一栅极结构、一源极/漏极区及一源极/漏极触点。鳍片自基板凸出。隔离区围绕鳍片。栅极结构在鳍片及隔离区上方延伸。源极/漏极区在邻接栅极结构的鳍片中，源极/漏极区的第一晶面平面与源极/漏极区的第二...

根据本发明的方法和器件包括具有诸如源极部件的第一晶体管端子和诸如另一源极部件的第二晶体管端子的衬底。在每个源极/漏极部件上形成接触结构。在形成接触结构之后，在接触结构之上的介电材料中形成通孔开口，填充通孔开口以形成从第一源极部件上的接触...

本发明的各个实施例针对图像传感器，该图像传感器包括设置在衬底内的多个光电探测器。衬底包括与背侧表面相对的前侧表面。外部隔离结构设置在衬底中并且横向围绕多个光电探测器。外部隔离结构具有第一高度。内部隔离结构在外部隔离结构的侧壁之间间隔开。...

一种半导体装置及其制造方法，半导体装置包含在基材上的第一纳米结构及与第一纳米结构相邻的第一源极/漏极区域。第一源极/漏极区域包含覆盖第一纳米结构的第一侧壁的第一磊晶层。第一磊晶层具有第一浓度的第一掺质。在剖面视图中，相对于第一纳米结构的...

一种半导体装置及其形成方法，形成半导体装置的方法包含形成源极/漏极区在基材上；形成第一层间介电质在源极/漏极区上；形成栅极结构在基材上，且侧向地相邻于源极/漏极区；以及形成栅极遮罩在栅极结构上，且形成栅极遮罩包含：蚀刻部分栅极结构，以形...

本发明提供了半导体器件及其形成方法，其使用高kappa介电接合层而促进改进的热导率。在至少一个示例中，提供了包括第一衬底的器件。半导体器件层设置在第一衬底上，并且半导体器件层包括一个或多个半导体器件。前侧互连结构设置在半导体器件层上，并...

本揭露是关于一种铁电记忆体装置、半导体结构及其形成方法，铁电记忆体装置包括底部电极、上覆底部电极的铁电结构、及上覆铁电结构的顶部电极，其中底部电极包括钼。其中底部电极包括钼。其中底部电极包括钼。

一种半导体装置结构及其形成方法。所述半导体装置结构包括设置在基板上方的栅电极层、设置在基板上方的源极/漏极外延部件、设置在栅电极层上方的第一硬掩模层以及设置在源极/漏极外延部件上方的接触蚀刻停止层。所述结构还包括设置在接触蚀刻停止层上的...