半导体器件及其形成方法技术

本发明专利技术提供了半导体器件及其形成方法，其使用高kappa介电接合层而促进改进的热导率。在至少一个示例中，提供了包括第一衬底的器件。半导体器件层设置在第一衬底上，并且半导体器件层包括一个或多个半导体器件。前侧互连结构设置在半导体器件层上，并且接合层设置在前侧互连结构上。第二衬底设置在接合层上。接合层具有大于10W/m

【技术实现步骤摘要】
半导体器件及其形成方法


[0001]本申请的实施例涉及半导体
，更具体地，涉及半导体器件及其形成方法。

技术介绍

[0002]半导体器件用于各种电子应用，诸如个人计算机、手机、数码相机和其他电子器件。半导体器件通常是通过在半导体衬底上依次沉积绝缘层或介电层、导电层和半导体材料层，并使用光刻技术对各种材料层进行图案化以在其上形成电路组件和元件来制造的。
[0003]半导体行业通过不断减小最小部件尺寸来不断提高各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度，这允许更多的元件集成到给定的区域中。然而，随着最小部件尺寸的减小，出现了需要解决的附加问题。

技术实现思路

[0004]根据本申请的实施例的一个方面，提供了一种半导体器件，包括：第一衬底；半导体器件层，位于第一衬底中，半导体器件层包括一个或多个半导体器件；前侧互连结构，包括位于半导体器件层的第一侧上的前侧互连结构；背侧互连结构，位于半导体器件层的第二侧上，第二侧与第一侧相对；一个或多个电接触件，位于背侧互连结构上；以及接合层，位于前侧互连结构上，接合层具有大于10W/m
·
K的热导率。
[0005]根据本申请的实施例的另一个方面，提供了一种形成半导体器件的方法，包括：在器件晶圆上形成接合层，器件晶圆包括第一衬底、位于第一衬底上的半导体器件层以及前侧互连结构，接合层具有大于10W/m
·
K的热导率；将第二衬底接合到接合层；通过减薄第一衬底来形成减薄的第一衬底；以及在半导体器件层的与接合层相对的一侧上形成背侧互连结构。
[0006]根据本申请的实施例的又一个方面，提供了一种形成半导体器件的方法，包括：在器件晶圆上形成接合层，接合层具有小于3000nm的厚度和大于10W/m
·
K的热导率；在载体衬底上形成第二介电层，第二介层由与接合层不同的材料形成；将器件晶圆的接合层接合到载体衬底的第二介电层；通过减薄器件晶圆的背侧来形成减薄的背侧；在减薄的背侧上形成背侧互连结构；以及在背侧互连结构上形成一个或多个电接触件。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0008]图1A是示出了根据本公开的一些实施例的半导体器件的截面图。
[0009]图1B是示出了根据各种实施例的图1A的半导体器件的区域的截面图。
[0010]图2A至图2D是示出了根据一些实施例的制造图1所示半导体器件的方法的截面图。
[0011]图3是示出了根据本公开的一些实施例的半导体器件的截面图。
[0012]图4A至图4D示出了根据一些实施例的制造图3的半导体器件的方法。
[0013]图5是示出了根据本公开的一些实施例的半导体器件的截面图。
[0014]图6A至图6D示出了根据一些实施例的制造图5的半导体器件的方法。
[0015]图7是示出了根据本公开的一些实施例的半导体器件的截面图。
[0016]图8A至图8E示出了根据一些实施例的制造图7的半导体器件的方法。
[0017]图9是示出了根据各种实施例的AlN层的跨平面kappa的图。
具体实施方式
[0018]以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各个实施例和/或配置之间的关系。
[0019]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。器件可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地解释。
[0020]本文提供的实施例包括有助于提高导热性的半导体器件和方法，从而减少或防止半导体器件的热退化。由于在器件的处理过程(例如，将器件晶圆接合到载体晶圆)中使用的高kappa介电接合层的存在，从而改进了热导率。高kappa介电接合层具有的热导率可以大于二氧化硅的热导率，从而提高接合层的热导率。在一些实施例中，接合层是具有大于10W/m
·
K的热导率的高kappa介电层。
[0021]图1A是示出根据本公开的一些实施例的半导体器件100的截面图。半导体器件100可以是任何半导体器件，例如但不限于逻辑器件、存储器器件或任何其他半导体器件。如图1A所示，器件100包括可选的衬底102、接合层104、背侧互连结构106和半导体器件层110。在一些实施例中，器件100可以是半导体器件封装件。
[0022]衬底102可以是任何合适的衬底。在一些实施例中，衬底102可以是半导体晶圆。在一些实施例中，衬底102可以是单晶硅(Si)晶圆、非晶Si晶圆、砷化镓(GaAs)晶圆或任何其他半导体晶圆。在一些实施例中，衬底102可以是基本上可以没有电性部件的载体晶圆，并且可以用于在器件100的处理期间接合到器件100(例如，接合到背侧互连结构106和半导体器件层110)。
[0023]半导体器件层110包括一个或多个半导体器件。在各种实施例中，包括在半导体器件层110内的半导体器件可以是任何半导体器件。在一些实施例中，半导体器件层110包括一个或多个晶体管，其可以包括任何合适的晶体管结构，包括例如FinFET、全环栅(GAA，gate
‑
all
‑
around)晶体管等。在一些实施例中，半导体器件层110包括一个或多个GAA晶体
管。在一些实施例中，半导体器件层110可以是包括一个或多个半导体器件并且可以还包括其互连结构的逻辑层，逻辑层被配置和布置为提供逻辑功能，例如AND(与)、OR(或)、XOR(异或)、XNOR(同或)或NOT(非)，或者储存功能，诸如触发器或锁存器。
[0024]在一些实施例中，半导体器件层110可以包括存储器器件，其可以是任何合适的存储器器件，诸如静态随机存取存储器(SRAM)器件。存储器器件可以包括以行和列构造的多个存储器单元，尽管其他实施例不限于这种布置。每个存储单元可以包括连接在第一电压源(例如，VDD)和第二电压源(如，VSS或地)之间的多个晶体管(例如，六个)，本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一衬底；半导体器件层，位于所述第一衬底中，所述半导体器件层包括一个或多个半导体器件；前侧互连结构，位于所述半导体器件层的第一侧上；背侧互连结构，位于所述半导体器件层的第二侧上，所述第二侧与所述第一侧相对；一个或多个电接触件，位于所述背侧互连结构上；以及接合层，位于所述前侧互连结构上，所述接合层具有大于10W/m
·
K的热导率。2.根据权利要求1所述的半导体器件，还包括第一介电层，所述第一介电层设置在所述前侧互连结构和所述接合层之间。3.根据权利要求2所述的半导体器件，还包括第二介电层，所述接合层设置在所述第二介层和所述第一介电层之间。4.根据权利要求1所述的半导体器件，其中，所述接合层直接位于所述前侧互连结构和第二衬底之间并且与所述前侧互联结构和所述第二衬底直接接触。5.根据权利要求1所述的半导体器件，其中，所述接合层包括AlN、BN、Y2O3、YAG、Al2O3、BeO、SiC或石墨烯中的一种或多种。6.根据权利要求1所述的半导体器件，其中，所述接合层的厚度在10nm至3000nm的范围内。7.根据权利要求1所述的半导体器件，还包括：半导体接合...

【专利技术属性】
技术研发人员：石哲齐，锺政庭，林含谕，温伟源，廖思雅，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：