半导体器件制造技术

一种半导体器件包括在半导体衬底上的电连接在一起成为电容器的顶部电极的环形电极的垂直堆叠。还提供电容器的底部电极，其在与衬底的表面正交的方向上垂直地延伸并延伸穿过环形电极的垂直堆叠的中心。提供电绝缘的底部支撑图案，其在环形电极中的最下面的环形电极和环形电极中的中间的环形电极之间延伸。极和环形电极中的中间的环形电极之间延伸。极和环形电极中的中间的环形电极之间延伸。

【技术实现步骤摘要】
半导体器件


[0001]本公开涉及半导体器件，具体地，涉及在其中具有电容器的半导体存储器器件和制造该半导体存储器器件的方法。

技术介绍

[0002]半导体器件由于其小尺寸、多功能和/或低成本特性而被认为是电子工业中的重要元件。半导体器件通常被归类为用于存储数据的半导体存储器器件、用于处理数据的半导体逻辑器件以及在其中具有存储器元件和逻辑元件两者的混合半导体器件。
[0003]随着近来电子器件内高速度和低功耗的趋势，还要求半导体器件具有高操作速度和/或低操作电压。为了满足这些要求，通常必需增加半导体器件的集成密度。然而，随着半导体器件的集成密度增加，半导体器件可能遭受电特性和成品率的劣化。因此，正在进行许多研究以改善更高性能半导体器件的电特性和成品率。

技术实现思路

[0004]本专利技术构思的实施方式提供具有改善的电特性和可靠性特性的半导体器件以及制造该半导体器件的方法。
[0005]根据本专利技术构思的实施方式，一种半导体器件可以包括：(i)在衬底上的底部电极，(ii)提供在底部电极之间的底部支撑图案，(iii)在底部电极上的顶部支撑图案，(iv)覆盖底部电极、底部支撑图案和顶部支撑图案的顶部电极，以及(v)插置在底部电极和顶部电极之间、在底部支撑图案和顶部电极之间以及在顶部支撑图案和顶部电极之间的电介质层。顶部支撑图案可以包括第一部分和第二部分，第一部分提供在底部电极的顶表面上，第二部分被提供为填充每个底部电极的内部空间。
[0006]根据本专利技术构思的另一实施方式，一种半导体器件可以包括：(i)在衬底上的底部电极，(ii)提供在底部电极之间的底部支撑图案，(iii)在底部电极上的顶部支撑图案，(iv)覆盖底部电极、底部支撑图案和顶部支撑图案的顶部电极，以及(v)在底部电极和顶部电极之间、在底部支撑图案和顶部电极之间以及在顶部支撑图案和顶部电极之间延伸的电介质层。每个底部电极可以包括水平部分和从水平部分垂直地延伸的垂直部分。水平部分和垂直部分可以限定每个底部电极的内部空间，顶部支撑图案可以覆盖底部电极的顶表面。顶部支撑图案的至少一部分可以进一步延伸到每个底部电极的内部空间中。
[0007]根据本专利技术构思的另一实施方式，一种半导体器件可以包括在其中具有有源图案的衬底和在有源图案内的杂质区。字线与有源图案交叉地延伸，位线在与字线交叉的方向上延伸。存储节点接触提供在衬底上，并电连接到杂质区。提供着落垫，其电连接到存储节点接触。提供底部电极，其电连接到着落垫。提供底部支撑图案和顶部支撑图案，当从平面视角观察时，底部支撑图案在底部电极和与其相邻的另一底部电极之间。提供顶部电极，其覆盖底部电极、底部支撑图案和顶部支撑图案。提供电介质层，其在底部电极和顶部电极之间、在底部支撑图案和顶部电极之间以及在顶部支撑图案和顶部电极之间延伸。顶部支撑
图案包括第一部分和第二部分，第一部分在底部电极的顶表面上，第二部分填充底部电极内的内部空间。
[0008]根据本专利技术构思的又一实施方式，提供一种半导体器件，其包括在半导体衬底上的电连接在一起成为电容器的顶部电极的环形电极的垂直堆叠。提供电容器的底部电极，其在与衬底的表面正交的方向上垂直地延伸并延伸穿过环形电极的垂直堆叠的中心。提供电绝缘的底部支撑图案，其在环形电极中的最下面的环形电极和环形电极中的中间的环形电极之间延伸。
[0009]本专利技术构思的另一实施方式包括一种集成电路存储器器件，其具有半导体衬底和在衬底上的电容器。该电容器包括：(i)由至少两个垂直堆叠的环形电极限定的顶部电极，(ii)在与衬底的表面正交的方向上垂直地延伸并延伸穿过所述至少两个垂直堆叠的环形电极的中心的底部电极，以及(iii)在底部电极和所述至少两个垂直堆叠的环形电极之间延伸的电介质材料。
附图说明
[0010]图1是示出根据本专利技术构思的实施方式的半导体器件的平面图。
[0011]图2、图3和图4是截面图，其中的每个沿着图1的线A
‑
A'截取以示出根据本专利技术构思的实施方式的半导体器件。
[0012]图5至图10是与图1的线A
‑
A'对应以示出根据本专利技术构思的实施方式的制造半导体器件的方法的截面图。
[0013]图11是示出根据本专利技术构思的实施方式的半导体器件的框图。
[0014]图12是示出根据本专利技术构思的实施方式的半导体器件的单元块的一部分(例如，图11的“P1”)的放大平面图。
[0015]图13是沿着图12的线A
‑
A'截取以示出根据本专利技术构思的实施方式的半导体器件的截面图。
具体实施方式
[0016]现在将参照附图更全面地描述本专利技术构思的示例实施方式，示例实施方式在附图中示出。
[0017]图1是示出根据本专利技术构思的实施方式的半导体器件的平面图。图2是沿着图1的线A
‑
A'截取以示出根据本专利技术构思的实施方式的半导体器件的截面图。参照图1和图2，可以提供衬底10，诸如半导体或绝缘体上半导体(SOI)衬底。在一些实施方式中，衬底10可以是硅衬底、锗衬底或硅锗衬底。衬底10可以具有平行于第一方向D1和第二方向D2并垂直于第三方向D3的顶表面。在实施方式中，第一至第三方向D1、D2和D3可以彼此正交。
[0018]层间绝缘层12可以提供在衬底10上。层间绝缘层12可以覆盖衬底10的顶表面的至少一部分。层间绝缘层12可以由硅氮化物、硅氧化物和硅氮氧化物中的至少一种形成，或包括硅氮化物、硅氧化物和硅氮氧化物中的至少一种。在实施方式中，层间绝缘层12可以是空的区域。
[0019]导电接触14可以提供在层间绝缘层12中。导电接触14可以在第一方向D1和第二方向D2上彼此间隔开。导电接触14可以由例如以下至少一种形成或包括例如以下至少一种：
掺杂的半导体材料(例如，多晶硅)、金属
‑
半导体化合物(例如，钨硅化物)、金属氮化物材料(例如，钛氮化物、钽氮化物和钨氮化物)和金属性材料(例如，钛、钨和钽)。导电接触14可以电连接到形成在衬底10中的杂质区(例如，源极/漏极端子)。
[0020]蚀刻停止图案420可以提供在层间绝缘层12上。蚀刻停止图案420可以形成为覆盖层间绝缘层12并暴露导电接触14。在实施方式中，蚀刻停止图案420可以由硅氧化物、SiCN和SiBN中的至少一种形成，或包括硅氧化物、SiCN和SiBN中的至少一种。
[0021]底部电极BE可以提供在导电接触孔CH中，导电接触孔CH被限定在导电接触14上。每个底部电极BE可以被提供为穿透蚀刻停止图案420，并且可以分别电连接到导电接触14。随着第三方向D3上的高度增加，每个底部电极BE的宽度可以增大。底部电极BE可以由导电材料中的至少一种形成，或包括导电材料中的至少一种。例如，底部电极BE可以由以下至少一种形成或包括以下至少一种：金属性材料(例如，钴、钛、镍、钨和钼)、金属氮化物材料(例如，钛氮化物(TiN)、钛硅氮化物(TiSiN)、本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：在衬底上的底部电极；在所述底部电极之间延伸的底部支撑图案；在所述底部电极上的顶部支撑图案，所述顶部支撑图案包括第一部分和第二部分，所述第一部分提供在所述底部电极的顶表面上，所述第二部分被提供为填充每个所述底部电极内的内部空间；顶部电极，覆盖所述底部电极、所述底部支撑图案和所述顶部支撑图案；以及电介质层，插置在所述底部电极和所述顶部电极之间、在所述底部支撑图案和所述顶部电极之间以及在所述顶部支撑图案和所述顶部电极之间。2.根据权利要求1所述的半导体器件，其中所述顶部支撑图案还包括在所述第一部分和所述第二部分之间的第三部分，以及其中所述第三部分的侧表面与每个所述底部电极的外侧壁对齐。3.根据权利要求2所述的半导体器件，其中所述第三部分的宽度小于或等于每个所述底部电极的上部宽度。4.根据权利要求2所述的半导体器件，其中所述底部电极的所述顶表面位于比所述第一部分的底表面低的水平处。5.根据权利要求4所述的半导体器件，其中所述底部电极的所述顶表面和所述第一部分的所述底表面之间的高度差在从至的范围内。6.根据权利要求2所述的半导体器件，其中所述第三部分的厚度小于所述第一部分的厚度。7.根据权利要求1所述的半导体器件，其中所述底部电极的所述顶表面位于与所述第一部分的底表面相同的水平处。8.根据权利要求1所述的半导体器件，其中所述顶部支撑图案还包括在所述第一部分和所述第二部分之间的第三部分，以及其中所述第三部分的侧表面与每个所述底部电极的外侧壁间隔开。9.根据权利要求8所述的半导体器件，其中所述第三部分的宽度大于每个所述底部电极的上部宽度。10.根据权利要求1所述的半导体器件，其中随着距所述衬底的距离增加，所述第二部分的宽度增大然后减小。11.根据权利要求1所述的半导体器件，其中所述第二部分在水平方向上与所述底部支撑图案重叠。12.根据权利要求1所述的半导体器件，其中当从相对于所述衬底的表面的平面视角观察时，所述底部电极的每个所述顶表面具有甜甜圈形状。13.根据权利要求1所述的半导体器件，还包括在所述底部支撑图案和所述顶部支撑图案之间延伸的中间支撑图案。14.根据权利要求13所述的半导体器件，其中所述底部支撑图案和所述中间支撑图案围绕并接触每个所述底...

【专利技术属性】
技术研发人员：林静范，金昇辰，梁相喆，李全一，李昊仁，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：