半导体器件和制造半导体结构的方法技术

根据本发明专利技术的方法和器件包括具有诸如源极部件的第一晶体管端子和诸如另一源极部件的第二晶体管端子的衬底。在每个源极/漏极部件上形成接触结构。在形成接触结构之后，在接触结构之上的介电材料中形成通孔开口，填充通孔开口以形成从第一源极部件上的接触件延伸至第二源极部件上的接触件的非线性通孔。非线性通孔可以包括在顶视图中具有凸部分和/或凹部分的波状形的轮廓。本申请的实施例还涉及半导体器件和制造半导体结构的方法。导体器件和制造半导体结构的方法。导体器件和制造半导体结构的方法。

【技术实现步骤摘要】
半导体器件和制造半导体结构的方法


[0001]本申请的实施例涉及半导体器件和制造半导体结构的方法。

技术介绍

[0002]半导体集成电路(IC)工业经历了指数级增长。IC材料和设计中的技术进步已经产生了多代IC，其中每一代都具有比上一代更小且更复杂的电路。在IC发展的过程中，功能密度(即，每芯片面积的互连器件的数量)普遍增大，而几何尺寸(即，可以使用制造工艺创建的最小组件(或线))已经减小。这种按比例缩小的工艺通常通过提高生产效率和降低相关成本来提供益处。这种缩小也增大了处理和制造IC的复杂性。
[0003]例如，随着集成电路(IC)技术向更小的技术节点发展，已经引入了多栅极金属氧化物半导体场效应晶体管(多栅极MOSFET或多栅极器件)，以通过增加栅极
‑
沟道耦合、减小关态电流和减小短沟道效应(SCE)来改进栅极控制。多栅极器件的三维结构允许它们在保持栅极控制和减轻SCE的同时进行大幅缩放。但是，即使在引入了多栅极器件的情况下，IC尺寸的大幅缩小也导致栅极结构和源极/漏极部件、连接至它们的接触件以及连接至所述接触件的金属化线之间的间隔挑战。器件性能会受到这些布置的影响，包括影响器件的电阻。虽然现有的互连结构通常足以满足其预期目的，但是它们并非在所有方面都令人满意。

技术实现思路

[0004]本申请的一些实施例提供了一种制造半导体结构的方法，包括：提供衬底，所述衬底具有形成在所述衬底上方的第一源极/漏极部件；在所述第一源极/漏极部件上形成第一接触结构；在所述第一接触结构上方沉积介电层；在所述介电层中蚀刻开口以限定通孔开口，其中，所述介电层中的所述开口在平面图中具有非线性形状；用导电材料填充所述开口以形成连接至所述第一接触结构的通孔；以及在所述通孔之上形成金属线。
[0005]本申请的另一些实施例提供了一种制造半导体结构的方法，包括：形成每个在第一方向上延伸的第一栅极结构和第二栅极结构；在所述第一栅极结构和所述第二栅极结构的第一侧之间提供第一源极/漏极部件，并且提供与所述第二栅极结构的第二侧相邻的第二源极/漏极部件；提供在第二方向上延伸的第一接触结构，所述第一接触结构与所述第一源极/漏极部件接界并且提供在所述第二方向上延伸的第二接触结构，所述第二接触结构与所述第二源极/漏极部件接界，其中，所述第二方向垂直于所述第一方向；以及形成在所述第一方向上从与所述第一接触结构的界面延伸至与所述第二接触结构的界面的通孔结构，其中，所述通孔结构在顶视图中为波状形。
[0006]本申请的又一些实施例提供了一种半导体器件，包括：第一栅极结构和第二栅极结构，在第一方向上延伸；第一源极/漏极部件和第二源极/漏极部件，所述第一源极/漏极部件位于所述第一栅极结构和所述第二栅极结构的第一侧之间，并且所述第二源极/漏极部件与所述第二栅极结构的第二侧相邻；第一接触结构和第二接触结构，所述第一接触结构在第二方向上延伸，所述第一接触结构与所述第一源极/漏极部件接界，并且所述第二接
触结构在所述第二方向上延伸，所述第二接触结构与所述第二源极/漏极部件接界，其中，所述第二方向垂直于所述第一方向；以及通孔结构，在所述第一方向上延伸，其中，所述通孔结构与所述第一接触结构和所述第二接触结构接界，其中，所述通孔结构在顶视图中为非线性形状。
附图说明
[0007]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。需要强调，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。也需要强调，所附的附图仅示出了本专利技术的典型实施例，并且因此不应认为是对范围的限制，因为本专利技术可以同样适用于其它实施例。
[0008]图1A和图1B分别示出了根据本专利技术的方面的半导体结构的局部平面图和截面图。
[0009]图2是示出根据本专利技术的各个方面的形成半导体结构的方法的流程图。
[0010]图3A至图12A示出了根据本专利技术的各个方面的示出处于根据图2中的方法的制造的各个阶段的器件的布局的局部顶视图。
[0011]图3B、图4B、图5B、图6B、图7B、图8B、图9B、图10B、图11B、图11D、图11F、图11G、图12B和图3C、图4C、图4D、图5C、图6C、图7C、图8C、图9C、图10C、图11C、图11E、图12C示出了根据本专利技术的各个方面的处于根据图2中的方法的制造的各个阶段的分别在器件的第一方向和第二方向上截取的对应局部截面图。图3D和图12D示出了根据本专利技术的各个方面的处于根据图2中的方法的制造的各个阶段的在器件的第二方向上截取的对应局部截面图。
[0012]图13、图14和图15B示出了根据本专利技术的各个方面的器件的各个实施例的局部截面图。
[0013]图15A、图16A、图16B和图16C示出了根据本专利技术的各个方面的器件的各个实施例的局部顶视图。
[0014]图17示出了根据本专利技术的方面的半导体结构和布局的局部平面图。
具体实施方式
[0015]以下公开内容提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0016]为了便于描述，本文可以使用诸如“在
…
之下”、“在
…
下方”、“下部”、“在
…
之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所描绘的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。
[0017]此外，当利用“约”、“大约”等描述数值或数值范围时，如本领域普通技术人员所理
解的，该术语旨在涵盖考虑到制造期间固有出现的变化的合理范围内的数值。例如，基于与制造具有与数值相关的特性的部件相关的已知制造公差，数值或数值的范围涵盖包括所描述数值的合理范围，诸如在所描述数值的+/
‑
10％内。例如，具有“约5nm”厚度的材料层可以涵盖从4.25nm至5.75nm的尺寸范围，其中与本领域普通技术人员已知的与沉积材料层相关的制造公差为+/
‑
15％。更进一步，本专利技术可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0018]随着集成电路(IC)技术向更小的技术节点发展，已经引入了多栅极金属氧化物半导本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种制造半导体结构的方法，包括：提供衬底，所述衬底具有形成在所述衬底上方的第一源极/漏极部件；在所述第一源极/漏极部件上形成第一接触结构；在所述第一接触结构上方沉积介电层；在所述介电层中蚀刻开口以限定通孔开口，其中，所述介电层中的所述开口在平面图中具有非线性形状；用导电材料填充所述开口以形成连接至所述第一接触结构的通孔；以及在所述通孔之上形成金属线。2.根据权利要求1所述的方法，其中，提供所述衬底包括在从所述衬底延伸的鳍上外延生长所述第一源极/漏极部件。3.根据权利要求2所述的方法，其中，形成所述第一接触结构包括：在所述外延生长的第一源极/漏极部件上沉积金属层；以及在所述外延生长的第一源极/漏极部件和所述金属层之间形成硅化物。4.根据权利要求1所述的方法，其中，沉积所述介电层包括沉积蚀刻停止层和层间介电(ILD)层。5.根据权利要求1所述的方法，其中，用导电材料填充所述开口包括通过自底向上的沉积工艺直接在所述第一接触结构上沉积金属。6.根据权利要求5所述的方法，其中，填充所述开口包括用所述金属完全填充所述开口。7.根据权利要求1所述的方法，其中，蚀刻具有所述非线性形状的所述开口包括在平面图中形成在所述第一接触结构上方具有突起的形状。8.根据权利要求7所述的方法，其中，蚀刻具有所述非线性形状的开口包括在所述开口的第一区域处形成具有所述突起并且在所述开口的第二区域处具有缩进的开口，其中，所述第一区域在所述平面图...

【专利技术属性】
技术研发人员：蔡国强，林佩璇，叶震亚，江木吉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：