半导体装置结构及其形成方法制造方法及图纸

技术编号：38331537 阅读：17 留言：0更新日期：2023-07-29 09:14

一种半导体装置结构及其形成方法。所述半导体装置结构包括设置在基板上方的栅电极层、设置在基板上方的源极/漏极外延部件、设置在栅电极层上方的第一硬掩模层以及设置在源极/漏极外延部件上方的接触蚀刻停止层。所述结构还包括设置在接触蚀刻停止层上的第一层间介电层，以及设置在接触蚀刻停止层和第一层间介电层上的第二硬掩模层的第一经处理部分。第一硬掩模层的顶表面与第二掩模层的第一经处理部分的顶表面大抵共平面。所述结构还包括设置在第一硬掩模层和第二掩模层的第一经处理部分上的蚀刻停止层。分上的蚀刻停止层。分上的蚀刻停止层。

全部详细技术资料下载

【技术实现步骤摘要】
半导体装置结构及其形成方法

[0001]本专利技术涉及半导体装置结构，尤其涉及半导体的接触件及其形成方法。

技术介绍

[0002]随着半导体工业引入具有更高性能和更多功能的新一代集成电路(integrated circuit,IC)，形成集成电路的元件的密度增加，而组件或元件之间的尺寸、大小和间距减小。在过去，这种减少仅受到光学光刻定义结构的能力的限制，具有较小尺寸的装置几何形状产生了新的限制因素。例如，随着生产线前段工艺(front
‑
end
‑
of
‑
line,FEOL)中的部件尺寸变小，中段工艺(middle
‑
of
‑
line,MOL)中的导电接触件和金属栅极可能会靠得太近而产生短路。因此，需要改进的半导体器件结构及其形成方法。

技术实现思路

[0003]本专利技术的一些实施方式提供了一种半导体装置结构，包括：栅电极层，设置在基板上方；源极/漏极外延部件，设置在基板上方；第一硬掩模层，设置在栅电极层上方；接触蚀刻停止层，设置在源极/漏极外延部件上方，其中接触蚀刻停止层设置在邻近第一硬掩模层处且与其接触；第一层间介电层，设置在接触蚀刻停止层上；第二硬掩模层的第一经处理部分，设置在接触蚀刻停止层及第一层间介电层上，其中第一硬掩模层的顶表面与第二硬掩模层的第一经处理部分的顶表面大抵共平面；以及蚀刻停止层，设置在第一硬掩模层及第二硬掩模层的第一经处理部分上。
[0004]本专利技术的一些实施方式还提供了一...

【技术保护点】

【技术特征摘要】
1.一种半导体装置结构，包括：一栅电极层，设置在一基板上方；一源极/漏极外延部件，设置在该基板上方；一第一硬掩模层，设置在该栅电极层上方；一接触蚀刻停止层，设置在该源极/漏极外延部件上方，其中该接触蚀刻停止层设置在邻近该第一硬掩模层处且与其接触；一第一层间介电层，设置在该接触蚀刻停止层上；一第二硬掩模层的一第一经处理部分，设置在该接触蚀刻停止层及该第一层间介电层上，其中该第一硬掩模层的一顶表面与该第二硬掩模层的该第一经处理部分的一顶表面大抵共平面；以及一蚀刻停止层，设置在该第一硬掩模层及该第二硬掩模层的该第一经处理部分上。2.如权利要求1所述的半导体装置结构，还包括一第二层间介电层，设置在该蚀刻停止层上。3.如权利要求2所述的半导体装置结构，还包括该第二硬掩模层的一第二经处理部分，设置在该栅电极层上方，其中该第一硬掩模层设置在该第二硬掩模层的该第二经处理部分上。4.如权利要求3所述的半导体装置结构，其中该第二硬掩模层的该第一经处理部分具有一第一厚度，且该第二硬掩模层的该第二经处理部分具有小于该第一厚度的一第二厚度。5.一种半导体装置结构，包括：一栅电极层，设置在一基板上方；一第一硬掩模层，设置在该栅电极层上方；一第一源极/漏极外延部件，设置在该基板上方；一接触蚀刻停止层，设置在该第一源极/漏极外延部件上方，其中该接触蚀刻停止层与该第一硬掩模层接触；一层间介电层，设置在该接触蚀刻停止层上；一第二硬掩模层的一第一经处理部分，设置在该接触蚀刻停止层及该层间介电层上，其中该第二硬掩模层的该第一经处理部分包括掺杂有Ar、Ge、B、或As的一介电材料，且该第二硬掩模层的该第一经处理部分与该第一硬掩模层接触；以及一蚀刻...

【专利技术属性】
技术研发人员：林诗哲，何梓旸，李振铭，杨复凯，王美匀，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：

全部详细技术资料下载我是这个专利的主人