本发明提供一种非挥发性存储器单元及其制造方法。上述非挥发性存储器单元包括一半导体基板；一浮动栅极，具有一顶面和一底面；一控制栅极，设置于上述浮动栅极上，其中，上述浮动栅极的上述顶面沿非挥发性存储器单元的一通道方向的宽度小于上述控制栅极沿...

在本发明一实施例中，提供一种在基板中形成沟槽的方法，包括：提供基板，其上依序形成有掩膜层、牺牲层、以及图案化光阻层；以图案化光阻层为掩膜，进行第一蚀刻工艺以在该牺牲层中形成沟槽。对第一蚀刻工艺进行终点检测，并在检测到掩膜层的信号后停止蚀...

本发明提供一种电路测试系统及电路测试方法，该电路测试系统包括电路测试设备以及待测试电路。电路测试设备提供第一时钟信号。待测试电路包括多个输入/输出垫以及至少一个时钟垫。输入/输出垫中的至少两个输入/输出垫相互连接以在测试模式期间形成测试...

本发明涉及一种半导体装置及其制造方法，所述装置包括：一半导体基板；一栅极，形成于该半导体基板的一部分上，包括依序堆叠于该半导体基板部分上的一介电层与一导电层；一间隔物，顺性地覆盖该栅极的表面并接触该半导体基板的一部分，包括一氮化硅层以及...

本发明提供了一种多重栅晶体管及其制造方法，该晶体管包括：一半导体基板；一W形沟槽，位于该半导体基板的一部分内并依照一第一方向延伸；一半导体桥，依照垂直于该第一方向的一第二方向延伸于该半导体基板上，该半导体桥横跨该W形沟槽的一部分并连结该...

本发明公开了一种制作高长宽比电路图形的方法，其步骤包含形成多条并行线以及与该些并行线相交的支撑线、在该些并行线与支撑线之间形成支撑性绝缘结构，用以在后续的刻蚀工艺中支撑该些并行线、以及在该刻蚀工艺后切断该些并行线与支撑线之间的连接。

本发明公开了一种存储装置及存储装置结构的制备方法，示范的存储装置包含一基材和两字元线。两字元线在基材上延伸。基材包含一主动区。两字元线形成于主动区上。各字元线包含一凹部，其中该凹部对应主动区。凹部是由一平顶面所界定。由于具有平顶面，两字...

本发明提供一种三维集成电路及其制作方法，所述三维集成电路包括：一第一中介层，包括穿基底插塞(through?substrate?via，TSV)位于其中，和电路位于其上；多个第一有源管芯，位于第一中介层的一第一侧上方；多个包括穿基底插塞...

本发明提供一种在基底中制作多个沟槽的方法，包括：提供一基底；在基底上形成一掩模层，掩模层具有至少一第一开口以及至少一第二开口，其中第二开口大于第一开口，且第一开口与第二开口皆暴露出基底；在第二开口的底部形成一牺牲层，牺牲层的材质不同于掩...

本发明公开了一种具有垂直栅极的半导体元件以及具有垂直栅极的半导体元件的制造方法，该方法包括：提供一基底；于基底中形成一凹槽；于凹槽的底部和侧壁形成一栅极介电层；形成一黏着层于凹槽中的栅极介电层上，其中黏着层是一金属氮硅化物层；及形成一栅...

本发明提供一种图案化工艺，包括在一待定义层上形成一具有多个第一开口部的第一掩模层。在第一掩模层上及第一开口部内顺应性形成一第二掩模层。对第二掩模层实施一斜角离子注入，以在第二掩模层形成多个掺杂区域及多个未掺杂区域。蚀刻去除未掺杂区域，以...

本发明公开了一种电压产生系统及其存储器元件。该电压产生系统包含一第一内部电压调节器及一第一基板偏压控制选择器。该内部电压调节器经配置以供应一第一电流以下拉一内部供应电压至一调节电平，并保持于该调节电平。该第一基板偏压控制选择器经配置以接...

本发明提供一种承载盘及承载模块，该承载盘用于摆设一电路板，包括：一底面以及两个夹持单元。底面包括多个定位孔，它们沿一第一方向排列成多列，其中位于不同列的定位孔在一垂直第一方向的第二方向上彼此间隔。两个夹持单元各自选择性地连结位于不同列的...

本发明公开了用以在输出端提供输出电流的电流供应电路，包含：耦接至第一预定电压准位的电流供应模块，用以依据第一预定电压准位与传送至电流供应模块的控制电压(XTOR)，来提供输出电流；以及用以产生对应第一电压准位与电流供应模块的临界电压的控...

本发明提供一种电路板的连接结构。该电路板的连接结构包括至少一连接走线以及至少一连接接垫。连接走线与连接接垫配置在电路板的一表面上或电路板内。连接接垫具有彼此相对的一第一端面以及一第二端面。第一端面为一外凸曲面且连接至连接走线，而连接接垫...

本发明公开了一种电流输送电路，包含：第一电流传送路径；第二电流传送路径，其所具有的装置与该第一电流传送路径所具有的装置相同；以及控制电路，用以控制该第一电流传送路径与该第二电流传送路径进入普通模式或电流分离模式，其中在该普通模式中，该第...

本发明公开了一种无效信号过滤方法与具有无效信号过滤机制的转移器。所述转移器包含：第一转移级，用以于第一时钟周期中接收并俘获输入信号；以及位在所述第一转移级之后的第二转移级，用以从所述第一转移级接收所述输入信号，以及用以在所述第一时钟周期...

本发明提供一种非易失性存储器单元及其制造方法。上述非易失性存储器单元包括一半导体基板；一浮动栅极，上述浮动栅极具有一尖端和一钝端，其中上述尖端嵌入上述半导体基板中；一控制栅极，设置于上述浮动栅极上；一穿隧氧化层，设置于上述浮动栅极与上述...

本发明公开了一种半导体封装结构，包含有一封装基板，具有一第一表面、一相对于所述第一表面的第二表面，以及一介于所述第一表面与所述第二表面之间的侧壁表面；一半导体器件，固定在所述第一表面上；以及一上盖膜封材，至少封住所述半导体器件，其中所述...

本发明提供一种半导体元件的制造方法。该方法提供具有第一区及第二区的基底。在基底上形成第一图案化罩幕层，其在第一区中具有至少一第一开口而在第二区中具有至少一第二开口。第一开口小于第二开口。以第一图案化罩幕层为罩幕，移除部分基底，以在第一区...