图案化工艺制造技术

本发明专利技术提供一种图案化工艺，包括在一待定义层上形成一具有多个第一开口部的第一掩模层。在第一掩模层上及第一开口部内顺应性形成一第二掩模层。对第二掩模层实施一斜角离子注入，以在第二掩模层形成多个掺杂区域及多个未掺杂区域。蚀刻去除未掺杂区域，以形成多个第二开口部，其中第二开口部小于第一开口部的底部面积。随后，蚀刻第二开口部下方的待定义层。本发明专利技术所提供的图案化工艺具有较大的工艺弹性。此外，本发明专利技术所提供的工艺可与现行工艺相容，且可在无须使用电子束直写、软X射线、极紫外光等方法的条件下制作出小于关键尺寸的图案，故可节省时间及生产成本，也可避免光学效应不理想的问题。

【技术实现步骤摘要】
图案化工艺
[0001 ] 本专利技术涉及一种半导体技术，尤其涉及一种图案化工艺。
技术介绍
图案化工艺广泛应用于电子装置的制作中，用以形成各种集成电路元件的图案。常见的图案化工艺包括一光学光刻工艺(photolithography)，其利用将一感光材料层(例如光致抗蚀剂)直接或间接形成于待定义层上，接着借由一光源通过光掩模曝光此感光材料层，再配合一显影工艺而将光掩模上的图案转移至此感光材料。此图案化的感光材料层可用以形成各种掩模图案或电路图案，例如用以形成一图案化的硬掩模层、介电层、或绝缘层等等。由于光学光刻工艺需要借由光线使感光材料层感光，故其图案尺寸会受限于使用的光线波长。也就是说，光学光刻工艺能力存在机台及物理上的限制，而使关键尺寸(critical dimension,⑶)难以进一步缩小。但随着电子装置的尺寸微缩，急需可突破上述限制的图案化方法，目前已发展出的方法包括借由改良光掩模设计、曝光方式、或使用更小波长的曝光光源以突破工艺微缩极限，例如以电子束直写(e-beam direct-writelithography,EBL)的方式在不使用光掩模的情况下直接将图案制作在感光材料层上,或是使用软X射线(soft X-ray)、极紫外光(extreme UV radiation, EUV)作为光源等等，以得到更精密的图案尺寸。但上述方法具有耗时、生产成本过高、或光学效应不理想的问题，因此寻求一工艺简单、生产成本低且可制作出更小关键尺寸的图案化方法仍为致力解决的目标。
技术实现思路
为了解决现有技术的问题，本专利技术一实施例提供一种图案化工艺，包括:在一待定义层上形成一第一掩模层，该第一掩模层具有多个第一开口部；在该第一掩模层上及所述多个第一开口部内顺应性形成一第二掩模层；对该第二掩模层实施一斜角离子注入，以在该第二掩模层形成多个掺杂区域及多个未掺杂区域，所述多个未掺杂区域分别位于所述多个第一开口部上方，且每一未掺杂区域小于每一第一开口部的底部面积；蚀刻去除所述多个第二掩模层的未掺杂区域，以在该第二掩模层内形成多个第二开口部，其中每一第二开口部小于每一第一开口部的底部面积；以及蚀刻所述多个第二开口部下方的该待定义层。本专利技术所提供的图案化工艺具有较大的工艺弹性。此外，本专利技术所提供的工艺可与现行工艺相容，且可在无须使用电子束直写、软X射线、极紫外光等方法的条件下制作出小于关键尺寸的图案，故可节省时间及生产成本，也可避免光学效应不理想的问题。为让本专利技术的上述和其他目的、特征、和优点能更明显易懂，下文特举出优选实施例，并配合所附附图，作详细说明如下:【附图说明】图1A?图1F示出根据本专利技术实施例的图案化工艺剖面示意图。附图标记说明如下:100基板102?待定义层102a?图案化的待定义层104a?第一掩模层104b?第一开口部106?第二掩模层106a?第二掩模层的掺杂区域106b?第二掩模层的未掺杂区域106b’ ?第二开口部110?斜角离子注入Θ?倾斜注入角度【具体实施方式】本专利技术提供数个实施例用以说明本专利技术的技术特征，实施例的内容及绘制的附图仅作为例示说明，并非用以限缩本专利技术保护范围。附图中可能省略非必要元件，不同特征可能并未按照比例绘制，仅用于说明。本专利技术所揭示内容可能在不同实施例中使用重复的元件符号，并不代表不同实施例或附图间具有关联。此外，一元件形成于另一元件“上方”、“之上”、“下方”或“之下”可包含两元件直接接触的实施例，或也可包含两元件之间夹设有其它额外元件的实施例。各种元件可能以任意不同比例显示以使图示清晰简洁。本专利技术提供一种图案化工艺，以解决公知受曝光机台或物理限制而使装置关键尺寸无法进一步微缩的问题。图1A至图1F示出根据本专利技术实施例的图案化工艺剖面示意图，参照图1A，为一剖面图，用以说明根据本专利技术所提供的图案化方法中间步骤的一实施例。于此步骤中，提供一待定义层102，待定义层102可形成于一基板100上或为基板本身。接着于待定义层102上形成具有多个第一开口部104b的第一掩模层104a,第一掩模层104a的材料可包括氧化硅、氮化硅、氮氧化硅、前述的组合、或其它适当材料。第一掩模层104a可使用任何适当方法形成,例如一等离子体辅助化学气相沉积法(plasma-enhancedchemical vapor deposition, PECVD)或一低压化学气相沉积法(low-pressure chemicalvapor deposition, LPCVD)。可使用公知的光刻及蚀刻工艺图案化上述第一掩模层104a。举例来说，光刻工艺可包括曝光及显影，蚀刻工艺可包括干蚀刻、湿蚀刻、或前述的组合。多个第一开口部104b由上述光刻及蚀刻步骤中第一掩模层104a受蚀刻而露出底部待定义层102的部分所构成，这些第一开口部104b的外形不限，例如其平面外形可为线状、方格状、或其他任何适当外形。在一实施例中，第一开口部104b为有序排列的线状开□。接着，请参照于图1B，在第一掩模层104a上及第一开口部104b内顺应性形成一第二掩模层106。第二掩模层106可包括一未掺杂的多晶娃,其可使用一低压化学气相沉积(LPCVD)步骤形成。随后请参照图1C，在形成第二掩模层106后，对此第二掩模层106实施一斜角离子注入110，以在此第二掩模层106形成多个掺杂区域106a及多个未掺杂区域106b。斜角离子注入110可具有一倾斜注入角度Θ介于15°?60°之间。斜角离子注入110可使用硼离子、二氟化硼离子、或前述的组合作为掺杂物。借由一倾斜注入角度Θ，在第一开口部104b上方的第二掩模层106的部分区域因受到第一开口部104b侧壁的遮蔽而不会遭受到离子注入，使此区域成为一未掺杂区域106b。在一实施例中，使用二氟化硼离子作为掺杂物，对第二掩模层106进行掺杂，以分别于各个第一开口部104b上方形成未掺杂区域106b，且每一未掺杂区域106b小于每一第一开口部104b的底部面积。由于在多晶硅中掺杂三族元素可改变其蚀刻反应性，因此可促进或抑制此掺杂的多晶硅对特定蚀刻物质的蚀刻速率，使通过斜角离子注入110在第二掩模层106所形成的掺杂区域106a及未掺杂区域106b可具有不同的蚀刻选择比。因此，如第ID图所示，在对包含多个掺杂区域106a及多个未掺杂区域106b的多晶娃层106进行一蚀刻步骤(例如一湿蚀刻步骤)时，可选择性去除第二掩模层106的未掺杂区域106b，而在第二掩模层106内形成图案化的第二掩模层(即，掺杂区域)106a及多个第二开口部106b’，且每一第二开口部106b’小于每一第一开口部104b的底部面积。上述蚀刻步骤可包括使用氢氧化铵溶液、氢氧化钾溶液、四甲基氢氧化铵溶液、或乙二胺邻苯二酚溶液作为蚀刻液，此湿蚀刻步骤的温度可为室温(例如25°C)，蚀刻时间则设定为过蚀刻工艺的一半时间。在多晶硅中掺杂硼离子会抑制上述蚀刻液的蚀刻速率，而使未掺杂硼离子的区域(例如，未掺杂区域106b)以较快的蚀刻速率被去除。借由选择适当斜角离子注入110的掺杂物搭配适当蚀刻液，可在各个第一开口部104b内形成小于第一开口部104b的底部面积的第二开口部106b’，使第二掩模层106a可作为待定义层102本文档来自技高网...

【技术保护点】
一种图案化工艺，其特征在于，包括：在一待定义层上形成一第一掩模层，该第一掩模层具有多个第一开口部；在该第一掩模层上及所述多个第一开口部内顺应性形成一第二掩模层；对该第二掩模层实施一斜角离子注入，以在该第二掩模层形成多个掺杂区域及多个未掺杂区域，所述多个未掺杂区域分别位于所述多个第一开口部上方，且每一未掺杂区域小于每一第一开口部的底部面积；蚀刻去除所述第二掩模层的未掺杂区域，以在该第二掩模层内形成多个第二开口部，其中每一第二开口部小于每一第一开口部的底部面积；以及蚀刻所述多个第二开口部下方的该待定义层。

【技术特征摘要】
1.一种图案化工艺，其特征在于，包括: 在一待定义层上形成一第一掩模层，该第一掩模层具有多个第一开口部； 在该第一掩模层上及所述多个第一开口部内顺应性形成一第二掩模层； 对该第二掩模层实施一斜角离子注入，以在该第二掩模层形成多个掺杂区域及多个未掺杂区域，所述多个未掺杂区域分别位于所述多个第一开口部上方，且每一未掺杂区域小于每一第一开口部的底部面积； 蚀刻去除所述第二掩模层的未掺杂区域，以在该第二掩模层内形成多个第二开口部，其中每一第二开口部小于每一第一开口部的底部面积；以及蚀刻所述多个第二开口部下方的该待定义层。2.根据权利要求1所述的图案化工艺，其特征在于，该第二掩模层包括未掺杂的多晶硅。3.根据权利要求1所述的图案化工艺，其特征在于，该斜角离子注入包括使用硼离子、二氟化硼离子、...

【专利技术属性】
技术研发人员：陈逸男，徐文吉，叶绍文，刘献文，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：