通过利用衬底图案化的无掩膜工艺的位错和应力管理以及设备制造方法技术

用于产生晶格匹配、晶格失配和热失配的半导体材料的活性层堆叠的结构和方法，通过在无掩膜工艺中使用到升高的衬底区域上的外延生长，具有低的穿透位错密度、没有层破裂以及最小化晶片弯曲。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及通过使用被图案化的衬底来消除晶格失配和热失配层的外延生长中的穿透位错、层破裂和晶片弯曲的结构和方法。由于材料的选择和层的厚度几乎是没有限制的，因此本专利技术还可以应用于需要厚外延层以便正确起作用的设备的制造，例如多结太阳能电池、发光二极管、半导体激光器、辐射成像检测器和热电设备。本专利技术对于需要较小厚度的失配外延层的微电子、光电子和光子电路的制造也是可行的。
技术介绍
通过把新的光和电功能性引入到CMOS平台来扩充摩尔定律的尝试、高效固态发光的实现、聚光光伏电池的制造、成像检测器的制造(尤其是对于高能量电磁和粒子辐射)、以及热电设备的制造都需要(以ー种形式或者另ー种形式)在彼此之上集成具有不同晶格參数的晶体材料。这基本上可以按两种不同的途径发生通过晶片键合或者通过“异质外延生长”。本申请属于组合材料的第二种方法，尤其涉及其晶格參数相差多于百分之零点几并且热膨胀系数可能有很大不同的材料。与晶格失配有关的问题当两种失配的材料在彼此上面外延生长时，其晶格參数的不同(错配)导致机械应力，当超过某个限制时，所述应カ通过弹性弛豫或者塑性弛豫被释放。在正常情况下，当在单晶衬底上进行具有足够大错配的淀积时，应カ弛豫会通过表面起皱的方式弾性地发生，例如以岛的形式。然而，弾性弛豫不能在平坦的膜上进行。相反，对于较低的错配，外延膜可能保持平坦，同时，一旦超过了某个临界膜厚度，应カ就通过所谓的错配位错被塑性地释放。最終，不管错配的程度有多大，总会发生由界面错配位错造成的塑性弛豫。每当具有相当大的错配位错密度的界面被并入设备(例如晶体管)的活动区域中时，其性能会有很大程度的降级。因此，包含错配位错的界面通常需要在空间上与设备的活动区域隔开。但不幸的是，使具有错配位错的界面与设备的活动区域保持一定距离常常并不能保证其正确的性能。事实上，位错很少会以错配位错的形式只位于两种材料之间的界面处。相反，错配位错常常伴随有延伸到生长膜的表面的穿透臂。而且，如果这些穿透位错穿过异质外延生长层堆叠的活动区域，那么它们会对设备的功能非常有害。因此，穿透位错的密度应当总体上保持尽可能的低。与热膨胀失配有关的问题由于晶格错配造成的位错问题不是在彼此之上外延生长不同材料时所要克服的唯一障碍。在许多情况下，热膨胀系数的失配同样严重，尤其是当需要具有相对大厚度的层时，例如在像用于一般照明目的的高亮度发光二极管、多结太阳能电池、辐射检测器、热电发电机等等的设备中。在外延生长之后冷却到室温时，热膨胀系数的失配可能导致晶片弯曲，从而严重妨碍后续处理步骤，例如光刻和图案化，或者进一步的外延生长。外延层和衬底的不同热膨胀甚至可能就在外延生长之后或者在任何后续温度循环期间造成前者破裂，例如，在聚光光伏电池的工作期间，温度循环是必然要发生的(见例如V. K. Yang等人在Journal ofApplied Physics 93,3859 (2003)所写的文章，其全部公开内容在此通过引用而并入)。过去，已经以各种途径解决了晶片弯曲的问题。一种方法包括引入具有减小的结晶度的中间层作为应力弛豫层(见例如Masahiro Sakai等人的美国专利申请US2008/0308909，该申请的全部公开内容在此通过弓丨用而并入)。另一种方法涉及衬底被某种材料背面涂覆，当晶片冷却时，这种材料施加相反的应力(见例如Tetsuzo Ueda的美国专利申请US2003/0033974，该申请的全部公开内容在此通过引用而并入)。但不幸的是，减小 晶片弯曲甚至可能增加覆层破裂的趋势，因为晶片弯曲与部分弹性应力释放相关联。用于减小晶片弯曲的一种可选途径已经在例如Kazuhide Abe的美国专利申请US2008/0233716中进行了描述，该申请的全部公开内容在此通过引用而并入。其中，与半导体晶片上发生弯曲的方向垂直地在碳化硅膜中形成深槽，由此减小所述弯曲。在一种相关的方法中，设计出了一种机械应力吸收系统，其中在支撑衬底中形成大约10 μ m深和I μ m宽的槽，成核层通过晶片键合技术从转移衬底被转移到所述支撑衬底上(见例如Letertre等人的美国专利申请US2006/0216849，该申请的全部公开内容在此通过引用而并入)。为了在生长到成核层上的厚外延层中的温度入侵期间有效地缓轻应力，在所述成核层下面需要附加的应力吸收缓冲层，这类似于在Masahiro Sakai等人的美国专利申请US2008/0308909中所描述的中间层，该申请的全部公开内容在此通过引用而并入。取决于缓冲层的性质，推想应力是通过缺陷生成、局部材料移位或蠕变来吸收的。在具有大横向尺寸的厚外延层的情况下，即，基本上跨整个晶片延伸的情况下，当要消除层破裂和晶片弯曲时，这些应力缓和机制需要非常有效。因此，材料移位或者蠕变将必须以肉眼可见的距离上发生，这在实践当中是不太可能发生的。这同样适用于其中假设外延SiGe/Si (001)层中的错配应力的弛豫是通过滑移工艺发生的，由此SiGe外延层保持立方晶格的相关方法。在这里，薄的SOI衬底代替大块的硅衬底被使用(见例如Ek等人的美国专利US5，759，898，该专利的全部公开内容在此通过引用而并入)。尽管在充分升高的温度有比较低的粘度，然而，这种滑移工艺看起来更不可能以肉眼可见的规模发生。尽管晶片弯曲和层破裂是一般在厚度超过Iym的层出现的严重实践问题，然而与塑性张力弛豫密切相关的穿透位错通常对于大约百分之几或更多的显著晶格错配在较小的层厚度就已经存在了。已经存在许多尝试来降低毯式膜中的穿透位错密度(TDD)，例如缓冲层的成分递变(见例如Brasen等人的美国专利US5，221，413，该专利的全部公开内容在此通过引用而并入)。可选地，包含高缺陷密度的缓冲层可便于位错成核和湮灭(见例如H. Chen等人在Journal of Applied Physics 79,1167 (1996)上所写的文章,其全部公开内容在此通过引用而并入)。还有其它方法涉及层的各部分在不同衬底温度的外延生长，一个例子是Ge基层在低衬底温度被淀积，然后是第二 Ge层在较高温度被淀积(见例如Hernandez等人的美国专利US6，537，370，该专利的全部公开内容在此通过引用而并入)。这种方法背后的思想是在生长的早期阶段通过Stranski-Krastanow机制来抑制或者至少减少岛的形成，因为融合岛和粗糙表面导致较大的TDD。此外，示出了生长后的热退火，来增强位错滑行和湮灭。循环的热退火看起来是特别有效的。在这里，温度在高于脆/韧性转变的第一值(例如，接近外延层的熔点)和低于第一值的第二值之间循环。通过使用这个过程,例如,在Si (001)衬底上外延生长的Ge膜中观察到了 TDD的显著降低(见例如Luan等人的美国专利US6，635，110，该专利的全部公开内容在此通过引用而并入)。然而，当毯式膜形式的Ge生长到基本上几微米的厚度时，这种方法并不解决晶片弯曲和破裂形成的问题，而且TDD仍然保持非常高，对于I μ m厚的膜，一般大约在 2 · IO7CnT2。利用介电掩膜通过有限区域外延对问题的解决 每当外延层以连续膜的形式生长到特征为显著晶格和热膨胀失配的衬底上时，一旦错配张力开始本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：汉斯·冯凯内尔，莱奥尼达·米利奥，
申请(专利权)人：汉斯·冯凯内尔，莱奥尼达·米利奥，
类型：
国别省市：