南亚科技股份有限公司专利技术

南亚科技股份有限公司共有2444项专利

  • 硅埋入式数位线存取装置及其形成方法
    本发明公开了一种硅埋入式数位线存取装置及其形成方法,该存取装置包括沿着第一方向延伸的第一数位线沟渠、位于第一数位线沟渠之间的埋入式数位线、分隔第一数位线沟渠的第二沟渠和第三沟渠、位于第二沟渠中而填入数位线沟渠又有空气间隙的填充材料、沿着...
  • 本发明提供一种随机存取存储器及调整随机存取存储器读取时序的方法,该随机存取存储器包括一命令解码器、一移位计算电路及一列使能电路。命令解码器,输出一读取指令,以存取该随机存取存储器;其中,该命令解码器还输出具有一列地址控制器值的一模式暂存...
  • 集成电路装置
    本发明公开了一种集成电路装置,其包含基板、至少一个晶体管、至少一个金属层、导电柱与连接结构。基板具有至少一个贯穿孔贯穿其中。晶体管至少部分设置在基板中。金属层设置在基板上。导电柱设置在贯穿孔中。连接结构至少部分设置在贯穿孔中,且连接导电...
  • 具有交叉耦接的晶体管对的读出放大器
    本发明提供一种具有交叉耦接的晶体管对的读出放大器。所述读出放大器包括第一交叉耦接的晶体管对和第二交叉耦接的晶体管对、第一电流源和第二电流源、第一数字输入晶体管以及第二数字输入晶体管。所述第一交叉耦接的晶体管对的所述第一端和所述第二端耦接...
  • 多晶粒堆叠结构
    本发明提供一种多晶粒堆叠结构,包括垂直堆叠的N个(N≥2)晶粒。每个晶粒包括N个晶粒输入垫,其中在N个输入垫中的特定输入垫是用于该晶粒本身的输入。在底晶粒上方的每个晶粒的特定输入垫通过至少一基底通孔电性连接至底晶粒的特定输入垫以外的不同...
  • 本发明公开了一种半导体装置及其制造方法。首先提供具有至少一个晶体管的基板。形成第一绝缘层以覆盖晶体管。图案化第一绝缘层以形成至少一个开口,其中晶体管的一部分由开口暴露出来。最后,在开口内形成外延以覆盖晶体管的该部分。本发明能够在半导体装...
  • 跨域启动方法及电子装置
    本发明公开了一种跨域启动方法及电子装置,该方法用以将本地时钟信号提供至操作于延迟锁定回路域的逻辑电路装置。逻辑电路装置包含指令输入端及时钟输入端。跨域启动方法包含以下步骤:在时钟域的第一指令信号被触发时,通过致能延迟锁定回路域中的时钟信...
  • 芯片封装结构及其制备方法
    本发明提供一种芯片封装结构及其制备方法,该芯片封装结构包含一半导体装置,该半导体装置包含复数个导体。各导体经由一上垂直连接件连接一芯片选择接点。上垂直连接件穿过在基材上的绝缘层或连接穿过基材和绝缘层的直的垂直连接件。半导体装置包含复数个...
  • 本发明提出一种半导体元件及其制造方法,包括衬底、介电层、虚拟焊垫、焊垫、重布线层以及金属内连线。衬底包括非元件区与元件区。介电层位于非元件区与元件区上。虚拟焊垫位于非元件区的介电层上。金属内连线位于非元件区的介电层中,与虚拟焊垫连接。焊...
  • 低功率保护电路
    本发明提供一种低功率保护电路,包括第一电压检测器、脉冲产生电路、SR锁存器、第二电压检测器,以及输出逻辑操作电路。低功率保护电路适用于具有双操作电压的动态随机存取存储器(DRAM)。第一电压检测器通过检测电压启动信号的电压电平而产生高压...
  • 延迟线环形振荡器装置
    本发明提供一种内建延迟线环形振荡器装置包括双门逻辑电路、缓冲器、时脉输入缓冲器以及延迟锁相回路电路。双门逻辑电路接收时脉致能信号、特定模态信号以及延迟时脉输出信号。双门逻辑电路在时脉致能信号、特定模态信号以及延迟时脉输出信号上执行逻辑操...
  • 半导体结构的双重图案工艺方法
    本发明公开了一种半导体结构的双重图案工艺方法。首先,依序沉积一第一层、一第二层、以及一第三层。接着在第三层上形成一光刻胶层,并将所述光刻胶层图形化成一图形化第一光刻胶,再将一氧化层沉积于其上。所述氧化层会被刻蚀成用来构成一第一图案的间隙...
  • 对输出数据路径进行特征化的内存架构及方法
    一种可在不存取一内存数组的情况下对输出数据路径进行特征化的内存结构及方法,该内存结构包含复数条输出数据路径及复数个缓存器。该些缓存器是耦接于该些输出数据路径,该些缓存器包含至少一第一数据型样缓存器与一第二数据型样缓存器,以及至少一第一映...
  • 突波滤波器与滤波方法
    本发明公开了一种突波滤波器与滤波方法。突波滤波器(Glitch Filter)包含高突波滤波电路、低突波滤波电路与控制电路。高突波滤波电路用以根据输入信号产生上拉控制信号。低突波滤波电路用以根据输入信号产生下拉控制信号。控制电路用以根据...
  • 温度感测装置、切换电容装置及其电压积分电路
    本发明提供一种温度感测装置、切换电容装置以及电压积分电路。电压积分电路包括运算放大器、电容以及电流源。运算放大器具有正相输入端、反相输入端以及输出端。运算放大器的输出端产生输出电压,且其正相输入端接收参考电压。电容耦接于运算放大器的输出...
  • 半导体自对准图案化的方法
    本发明提供一种半导体自对准图案化的方法,其步骤包含提供包括第一层及第二层的基板,其中第一层位于第二层之上;移除第一层的一部份以形成第一图案;沉积第一共形层于第一图案上;沉积第二共形层于第一共形层上;移除第二共形层的一部分,使露出第一共形...
  • 资料缓冲系统及电源控制方法
    本发明公开了一种资料缓冲系统。该资料缓冲系统包含多个资料缓冲模块与多个切换单元。资料缓冲模块用来缓冲对应的资料信号。资料缓冲模块包含多个缓冲器,多个缓冲器彼此电性串接。切换单元用来根据调节电压向对应的缓冲器提供电源。每一切换单元电性耦接...
  • 本发明公开了一种检测半导体晶粒裂缝的方法,包含下列步骤:提供半导体晶粒,且该半导体晶粒具有外缘,其中沿着外缘在半导体晶粒上形成导电特征部;加偏压于导电特征部;以及测量半导体结构的漏电流以检测半导体晶粒裂缝的扩散。本发明还提供一种半导体晶...
  • 动态随机存取存储器装置的电路及其时脉控制方法
    本发明公开了一种动态随机存取存储器装置的电路及其时脉控制方法,包含一指令延展电路。该指令延展电路经配置通过延展来自一指令解码电路的单周期指令信号,以产生至少一多周期指令信号。一控制逻辑延展且减少该多周期指令信号以提供额外功能,例如:突发...
  • 存储器阵列结构
    本发明公开了一种存储器阵列结构,包括多个位线沟槽,设置在基材中,多个位线沟槽沿着第一方向延伸,而且各位线沟槽包括上部和增宽的下部。还包括埋入式位线,介于多个位线沟槽间。还包括沟槽填充材料层,位于各位线沟槽内,沟槽填充材料层在增宽的下部密...