本公开公开一种半导体元件及其制备方法。该半导体元件包括：一基底，其包括一电路区与一非电路区；一顶部介电层，其位于该基底上；一顶部内连接线，其沿着该顶部介电层且位于该电路区的上方；一缓冲结构，其沿着该顶部介电层且位于该非电路区的上方；一底...

本公开提供一种半导体结构及其制备方法。该制备方法包括：提供设置于一基板上的一牺牲结构；配置一掩模以覆盖该牺牲结构，其中该掩模包括多个透明部分、多个中央不透明部分、至少一个第一边缘不透明部分、和位于该第一边缘不透明部分和该多个中央不透明部...

本发明提供一种延迟锁定回路电路，包含接收器、延迟线电路、时钟信号产生器以及相位检测电路。接收器接收时钟信号及参考电压且根据时钟信号及参考电压产生参考时钟信号。延迟线电路耦接到接收器且通过用延迟指示信号延迟参考时钟信号来产生延迟时钟信号。...

本公开提供一种电子元件与相位侦测器。该相位侦测器包括一第一输入端子、一第二输入端子、一第一输入缓冲器以及一第二输入缓冲器。该第一输入缓冲器电性连接到该第一输入端子。该第二输入缓冲器电性连接到该第二输入端子。

本申请提供一种布线结构、一种有该布线结构的半导体元件及其制备方法。该布线结构包括一基底、该基底之上的一金属层、至少一个第一导电特征以及至少一个第二导电特征。该第一导电特征及该第二导电特征设置于该基底与该金属层之间；该第一导电特征具有一第...

本公开提供一种包括一相位侦测器的电子元件。该相位侦测器包括一第一晶体管、一第二晶体管、一第三晶体管、一第四晶体管以及一第一均衡器元件。该第一晶体管具有一第一输入端子，经配置以接收一第一信号。该第二晶体管具有一第二输入端子，经配置以接收一...

本公开提供一种开窗型球栅阵列封装及该开窗型球栅阵列封装的制备方法。该开窗型球栅阵列封装包括一第一基底以及一第二基底，该第一基底具有一第一穿孔，该第二基底具有一第二穿孔，该第二穿孔设置在该第一基底的该第一穿孔上。该开窗型球栅阵列封装亦包括...

本揭露提供一种形成半导体元件的导电层的方法。方法包括形成硬遮罩层于覆盖基材的金属层上，其中金属层包括钨。方法进一步包括图案化硬遮罩层，直到金属层的部位从经过图案化的硬遮罩层暴露。方法进一步包括通过经过图案化的硬遮罩层对金属层执行等离子体...

本公开提供一种半导体元件，包括设置于半导体基板之上的底部障壁层、设置于底部障壁层之上的导电接触、设置于导电接触之上的顶部障壁层、隔离层、第一衬层及第二衬层。底部障壁层、导电接触和顶部障壁层形成一I‑形结构。隔离层与I‑形结构相邻设置并延...

本公开提供一种半导体元件的制备方法，包括：提供第一基底；依序将下介电层、第一介电层以及上介电层堆叠在第一基底上；形成电容器结构在第一基底上，以沿着下介电层、第一介电层及上该介电层设置，并从上介电层朝上延伸；形成第二介电层在上介电层上；沿...

本申请提供一种半导体元件及其制备方法。该半导体元件包括具有一沟槽的一基底以及该沟槽中的一栅极结构。该沟槽包括一下栅极电极、该下栅极电极上方的一上栅极电极、以及部分设置于该下栅极电极与该上栅极电极之间的一第一介电层。

本申请公开一种半导体装置及其制备方法。该半导体装置包括一基底；多个第一导电结构，其位于该基底上；多个外部衬垫层，其位于该些第一导电结构的侧壁上；及多个底部元件间介电层，其位于该些外部衬垫层上且位于该些第一导电结构之间。该些外部衬垫层包含...

本揭示内容提供一种晶圆测试方法，包含：将多个测试程序指定给多个晶圆，其中每一测试程序包含用以量测晶圆参数的测试演算法；设定用于多个测试程序的多组测试条件；以及通过根据相应的一组测试条件执行相应的测试程序来测试晶圆中的至少一者。晶圆测试方...

本公开提供一种半导体元件，包括设置于一半导体基板之上的一底部障壁层，和设置于该底部障壁层之上的一导电接触。该半导体元件也包括设置于该导电接触之上的一顶部障壁层。该底部障壁层、该导电接触、和该顶部障壁层形成一I‑形结构。该半导体元件更包括...

本公开提供一种半导体元件及该半导体元件的制备方法。该半导体元件包括一半导体基底、一沟槽以及在该沟槽中的一字元线结构。该半导体基底具有一第一主动区以及一绝缘层。该第一主动区具有一第一子主动区、一第二子主动区以及一第一分离通道，该第一分离通...

一种制造半导体装置的方法包含形成介电层堆叠于触点层上，其中介电层堆叠包含由下往上堆叠的第一氮化层、第一氧化层、第二氮化层、第二氧化层与第三氮化层。形成开口于介电层堆叠中，并暴露触点层中的触点。沿着开口的侧壁形成衬垫氮化层。侧向地部分移除...

本申请提供一种键合垫结构及其制备方法。该键合垫结构包括一载体，设置于该载体上的一第一导电层，设置于该第一导电层上并与该第一导电层接触的一第二导电层，以及设置于该第二导电层上并与该第二导电层接触的一第三导电层。该键合垫结构还包括设置于该第...

一种存储器结构，其包含基材、字元线结构、位线接触、以及位线。基材具有沟渠。字元线结构设于基材的沟渠中。字元线结构包含字元线、栅极介电层、以及覆盖层。字元线设于沟渠中。栅极介电层设于字元线与基材之间。覆盖层覆盖字元线。覆盖层包含第一材料薄...

本发明提供一种电源电压供应装置，其包括参考偏压生成电路、温偿偏压生成电路、补偿电压生成器以及电压缓冲器。参考偏压生成电路生成参考偏压。温偿偏压生成电路生成随温度的上升而改变的温偿偏压。补偿电压生成器基于参考偏压生成第一电源电压，以及基于...

本发明提供一种存储器元件及形成存储器元件的方法。存储器元件包括半导体基板、隔离结构以及反熔丝结构。隔离结构位于半导体基板中。反熔丝结构位于隔离结构中，反熔丝结构包括第一电极与第二电极。第二电极邻接第一电极，其中第一电极的顶面与第二电极的...