本申请提供一种半导体元件及其制备方法。半导体元件包括基底、去耦电容器结构以及电子元件。去耦电容器结构设置于基底上。电子元件设置于去耦电容器结构上，并电性地连接到去耦电容器结构。电子元件堆叠于去耦电容器结构上。去耦电容器结构包括第一导电层...

一种半导体结构的制备方法，包括：形成第一晶圆，包括：提供第一基底、第一介电层及第一键合层；移除第一键合层的部分以形成延伸穿过第一键合层的第一开口及部分延伸穿过第一键合层的第二开口；将第一导电材料设置于第一及第二开口中以分别形成第一通孔及...

本公开提供一种硬遮罩结构以及一种半导体结构的制备方法。该硬遮罩结构包括一第一可灰化硬遮罩、一第一介电抗反射涂层以及一第二可灰化硬遮罩。该第一介电抗反射涂层设置在该第一可灰化硬遮罩上。该第二可灰化硬遮罩设置在该第一介电抗反射涂层上。该第一...

本揭露提供一种形成半导体结构的方法，包括形成介电堆叠于基板上，其中形成介电堆叠包括依序形成的第一支撑层、第一牺牲层、第二支撑层、第二牺牲层及第三支撑层。形成第一硬遮罩层于介电堆叠上。形成第二硬遮罩层于第一硬遮罩层上。使用图案化遮罩作为蚀...

本公开提供一种半导体结构的制备方法，包括：形成一导电层在一基底上；形成一第一可灰化硬遮罩在该导电层上，其中该第一可灰化硬遮罩的一应力从大约‑100MPa到大约100MPa；形成一第一介电抗反射涂层在该第一可灰化硬遮罩上；形成一第二可灰化...

本发明提供一种用于动态随机存取存储器(DRAM)阵列的存储器控制电路和刷新方法。存储器控制电路包括模式寄存器电路、命令解码器以及刷新电路。模式寄存器电路包括多个模式寄存器。命令解码器接收刷新命令且将多个模式寄存器中对应于刷新命令的目标模...

锁存装置包括存储器单元、一对写入开关以及输出端子。存储器单元存储锁存数据，且一对写入开关通过第一节点和第二节点耦接到存储器单元。当第一输入信号和第二输入信号的逻辑值为预定逻辑值时，所述一对写入开关保持存储于存储器单元中的锁存数据，且当第...

本申请提供一种半导体元件及其制备方法。该半导体元件包括一基底、一去耦电容器结构以及一电子元件。该去耦电容器结构设置于该基底上。该电子元件设置于该去耦电容器结构上，并电性地连接到该去耦电容器结构。该电子元件堆叠于该去耦电容器结构上。

本公开提供一种半导体元件制备方法，包括：提供第一基底；形成第一介电层在第一基底上；提供第二基底，其包括在第二基底上方的金属化层；形成第二介电层在金属化层的上方；键结第一介电层与第二介电层，以形成第一基底与第二基底之间的键结结构；图案化第...

本申请提供一种具有虚设导电件的半导体结构及其制备方法。该半导体结构包括一第一晶圆，包括一第一基底、该第一基底上的一第一介电层、该第一介电层上的一第一键合层、延伸穿过该第一键合层的一第一通孔，以及设置于该第一通孔附近并部分延伸穿过该第一键...

一种半导体元件，包括设置于半导体基底中的第一、第二及第三埋入式栅极结构。第一埋入式栅极结构包括第一栅极介电层，及设置于第一栅极介电层上的在横截面上具有T形轮廓的第一下层半导体层。第一埋入式栅极结构还包括设置于第一下层半导体层上的第一上层...

本公开提供一种半导体元件及其制备方法。该半导体元件包括一第一位元线以及一第一字元线，该第一位元线在一第一方向上延伸，该第一字元线一第二方向上延伸，该第二方向大致垂直于该第一方向。该半导体元件亦包括一第一通道。该第一位元线与该第一字元线电...

本公开内容提供一种半导体元件及其制备方法。该半导体元件包括设置于一半导体基底中的一第一埋入式栅极结构及一第二埋入式栅极结构。该第一埋入式栅极结构包括一第一栅极介电层，以及设置于该第一栅极介电层上的一第一下层半导体层。该第一下层半导体层在...

在现今技术中，随着晶片尺寸的缩小，如何更精确的评估临界尺寸的变化，并且相应的降低临界尺寸的偏差为本领域中重要的议题。因此，本揭示文件提供一种量测方法以及光刻工艺控制系统。光刻工艺系统用以进行下列步骤。计算一部分的曝光区域各自的周边临界尺...

一种半导体结构包括基板、反熔丝、第一与第二晶体管、接触结构以及介电层。基板包括井区域、井区域中的第一与第二导电类型掺杂区域，其中在上视图中，第二导电类型掺杂区域包围第一导电类型掺杂区域，且第二导电类型掺杂区域包括第一部分与垂直第一部分的...

本公开提供一种半导体元件及其制备方法。该半导体元件包括一第一位元线以及一第一字元线，该第一位元线在一第一方向上延伸，该第一字元线一第二方向上延伸，该第二方向大致垂直于该第一方向。该半导体元件亦包括一第一通道。该第一位元线与该第一字元线电...

本申请公开一种半导体元件，包括多个漏极区，于基底中；多个电容器插塞，于多个漏极区上；多个下层电极，于多个电容器插塞上，并分别包括U形截面轮廓；下部支撑层，于基底之上，靠在多个下层电极的外表面上，并包括多个第一开口，沿下部支撑层，并在多个...

本申请公开一种半导体元件及其制备方法。该半导体元件包括多个漏极区，于一基底中；多个电容器插塞，于该多个漏极区上；多个下层电极，于该多个电容器插塞上，并分别包括一U形截面轮廓；一下部支撑层，于该基底之上，靠在该多个下层电极的一外表面上，并...

本发明提供一种存储器装置及其测试方法，所述存储器装置包括数据阵列、奇偶校验阵列和ECC电路。所述ECC电路耦接到数据阵列和奇偶校验阵列。在第一测试模式中，ECC电路的ECC功能被禁用，并且在第二测试模式中，ECC电路直接访问奇偶校验阵列...

本申请公开一种半导体元件及其制备方法，该半导体元件包括：字元线结构、多个杂质区域、多个底部浅插塞、第一内连接层、多个顶部浅插塞、多个深插塞以及第二内连接层。字元线结构设置于基底中。多个杂质区域设置于基底中并邻近字元线结构。多个底部浅插塞...