System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 硬遮罩结构以及半导体结构的制备方法技术_技高网

硬遮罩结构以及半导体结构的制备方法技术

技术编号:40707865 阅读:4 留言:0更新日期:2024-03-22 11:08
本公开提供一种硬遮罩结构以及一种半导体结构的制备方法。该硬遮罩结构包括一第一可灰化硬遮罩、一第一介电抗反射涂层以及一第二可灰化硬遮罩。该第一介电抗反射涂层设置在该第一可灰化硬遮罩上。该第二可灰化硬遮罩设置在该第一介电抗反射涂层上。该第一可灰化硬遮罩的一应力为大约‑100MPa至大约100MPa。

【技术实现步骤摘要】

本申请案主张美国第17/946,355号专利申请案的优先权(即优先权日为“2022年9月16日”),其内容以全文引用的方式并入本文中。本公开关于一种硬遮罩结构以及一种半导体结构的制备方法。特别是有关于一种硬遮罩结构以及使用该硬遮罩结构的一种半导体结构的制备方法。


技术介绍

1、硬遮罩结构广泛用于形成半导体结构。在半导体结构中并未期望有图案化特征/线条的摆动(wiggling),特别是对于缩减到100nm以下(sub-100nm)尺度的半导体结构的特征尺寸。因此,需要解决摆动问题以获得良好的特征/线条图案。

2、上文的“先前技术”说明仅提供
技术介绍
,并未承认上文的“先前技术”说明揭示本公开的标的,不构成本公开的先前技术,且上文的“先前技术”的任何说明均不应作为本案的任一部分。


技术实现思路

1、本公开的一实施例提供一种硬遮罩结构。该硬遮罩结构包括一第一可灰化应遮罩、一第一介电抗反射涂层(darc)以及一第二可灰化硬遮罩。该第一介电抗反射涂层设置在该第一可灰化硬遮罩上。第二可灰化硬遮罩设置在该第一介电抗反射涂层上。该第一可灰化应遮罩的一应力从大约-100mpa到大约100mpa。

2、本公开的另一实施例提供一种半导体结构的制备方法。该制备方法包括形成一导电层在一基底上;以及形成一硬遮罩结构在该导电层上。形成该硬遮罩结构的步骤包括形成一第一可灰化硬遮罩在该导电层上,该第一可灰化硬遮罩具有一应力,该应力从大约-100mpa到大约100mpa。形成该硬遮罩结构的步骤还包括形成一第一介电抗反射涂层在该第一可灰化硬遮罩上。该制备方法还包括根据该硬遮罩结构以移除该导电层的一部分以形成一图案化导电层。

3、本公开的另一实施例提供一种半导体结构的制备方法。该制备方法包括形成一导电层在一基底上;以及形成一第一可灰化硬遮罩在该导电层上。该制备方法亦包括形成一第一介电抗反射涂层在该第一可灰化硬遮罩上;以及形成一第二可灰化硬遮罩在该第一介电抗反射涂层上;其中该第一可灰化硬遮罩的一应力从大约-100mpa到大约100mpa。该制备方法还包括蚀刻该第一可灰化硬遮罩、该第一介电抗反射涂层以及该第二可灰化硬遮罩以将一第一图案转移到至少该第一可灰化硬遮罩。该制备方法还包括根据该第一可灰化硬遮罩而蚀刻该导电层以形成一图案化导电层。

4、该硬遮罩结构的该下可灰化硬遮罩邻近待图案化的一目标层且具有一相对低的应力,以便有效降低该下可灰化硬遮罩因自身内应力所引起的变形,因此,无论该下可灰化硬遮罩的模数或密度如何,都可以显著减少该图案化目标层的摆动问题。此外,该图案化导电层可作为位元线。随着减轻或防止位元线的线条弯曲及/或摆动问题,可以使位元线的形状与位置更加准确与精密,增加位元线与相邻接触结构的接触面积,降低电阻,提高信号传输速率,改善电性效能。

5、上文已相当广泛地概述本公开的技术特征及优点,使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解,可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中具有通常知识者亦应了解,这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。

本文档来自技高网...

【技术保护点】

1.一种硬遮罩结构,包括:

2.如权利要求1所述的硬遮罩结构,其中该第一可灰化硬遮罩的该应力从大约-50MPa到大约50MPa。

3.如权利要求1所述的硬遮罩结构,其中该第二可灰化硬遮罩的一压应力等于或大于大约-200MPa。

4.如权利要求1所述的硬遮罩结构,其中该第一可灰化硬遮罩的一厚度对该第二可灰化硬遮罩的一厚度之比等于或大于大约2。

5.如权利要求1所述的硬遮罩结构,其中该第一可灰化硬遮罩植入多个碳原子,所述多个碳原子具有大约1014到大约1016ion/cm3的一植入剂量浓度。

6.如权利要求5所述的硬遮罩结构,其中该植入剂量浓度从大约2×1015到大约8×1015ion/cm3。

7.如权利要求1所述的硬遮罩结构,其中该第一介电抗反射涂层包括:

8.如权利要求7所述的硬遮罩结构,其中该富硅的氮氧化硅层的一厚度小于该富氧的氮氧化硅层的一厚度。

9.如权利要求1所述的硬遮罩结构,还包括:

10.如权利要求1所述的硬遮罩结构,还包括:

11.一种半导体结构的制备方法,包括:

12.如权利要求11所述的半导体结构的制备方法,其中形成该硬遮罩结构还包括:

13.如权利要求12所述的半导体结构的制备方法,其中该第二可灰化硬遮罩的该压应力等于或大于大约-200MPa。

14.如权利要求12所述的半导体结构的制备方法,其中形成该硬遮罩结构还包括:

15.如权利要求12所述的半导体结构的制备方法,其中该第一可灰化硬遮罩的一厚度对该第二可灰化硬遮罩的一厚度之比大于大约2。

16.如权利要求11所述的半导体结构的制备方法,其中形成该第一介电抗反射涂层包括:

17.如权利要求11所述的半导体结构的制备方法,其中该第一可灰化硬遮罩植入多个碳原子,所述多个碳原子具有大约1014到大约1016ion/cm3的一植入剂量浓度,且该植入剂量浓度从大约2×1015到大约8×1015ion/cm3。

18.一种半导体结构的制备方法,包括:

19.如权利要求18所述的半导体结构的制备方法,其中该第一可灰化硬遮罩的该应力从大约-50MPa到大约50MPa,且该第二可灰化硬遮罩的一压应力等于或大于大约-200MPa。

20.如权利要求18所述的半导体结构的制备方法,其中形成该第一介电抗反射涂层包括:

...

【技术特征摘要】

1.一种硬遮罩结构,包括:

2.如权利要求1所述的硬遮罩结构,其中该第一可灰化硬遮罩的该应力从大约-50mpa到大约50mpa。

3.如权利要求1所述的硬遮罩结构,其中该第二可灰化硬遮罩的一压应力等于或大于大约-200mpa。

4.如权利要求1所述的硬遮罩结构,其中该第一可灰化硬遮罩的一厚度对该第二可灰化硬遮罩的一厚度之比等于或大于大约2。

5.如权利要求1所述的硬遮罩结构,其中该第一可灰化硬遮罩植入多个碳原子,所述多个碳原子具有大约1014到大约1016ion/cm3的一植入剂量浓度。

6.如权利要求5所述的硬遮罩结构,其中该植入剂量浓度从大约2×1015到大约8×1015ion/cm3。

7.如权利要求1所述的硬遮罩结构,其中该第一介电抗反射涂层包括:

8.如权利要求7所述的硬遮罩结构,其中该富硅的氮氧化硅层的一厚度小于该富氧的氮氧化硅层的一厚度。

9.如权利要求1所述的硬遮罩结构,还包括:

10.如权利要求1所述的硬遮罩结构,还包括:

11.一种半导体结构的制备方法,包括:

12.如权利要求11所述的半导体结构的...

【专利技术属性】
技术研发人员:方伟权
申请(专利权)人:南亚科技股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1