【技术实现步骤摘要】
本申请案主张美国第17/940,365号专利申请案的优先权(即优先权日为“2022年9月8日”)，其内容以全文引用的方式并入本文中。本公开关于一种具有一栅极线的半导体元件及其制备方法。特别是有关于一栅极线电性耦接到一存取晶体管的一通道。
技术介绍
1、一存储器阵列包括多个存储器单元，每个存储器单元具有一存储电容器以及一存取晶体管。存取晶体管的漏极可以连接到一位元线且存取晶体管的源极可以连接到存储电容器的一节点。存取晶体管的栅极(亦称为一字元线)可以用作一开关以控制源极与漏极之间的存取晶体管的一通道。
2、举例来说，通道的制作技术可包括使用微影与蚀刻而界定贯穿多层的一孔洞，然后用合适的材料填充该孔洞。随着存储器单元密度的增加以及临界尺寸的减小，此类通道的深宽比继续增加。
3、上文的“先前技术”说明仅提供
技术介绍
，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。
技术实现思路
1、本公开的一实施例提供一种半导体元件。该半导体元件包括一第一位元线，沿一第一方向延伸；以及一第一字元线，沿一第二方向延伸，该第二方向大致垂直该第一方向。该半导体元件亦包括一第一通道。该第一位元线与该第一字元线电性耦接到该第一通道。该半导体元件亦包括一第一栅极线，设置在该第一位元线与该第一字元线之间。该第一栅极线电性耦接到该第一通道且经配置以一旦该第一位元线与该第一字元线经由该第一通道而短路连接在一起时即关闭该
2、本公开的另一实施例提供一种半导体元件。该半导体元件包括一第一位元线，沿一第一方向延伸；以及一第一栅极线，沿一第二方向延伸，该第二方向大致垂直该第一方向。该半导体元件亦包括一第二栅极线，沿该第二方向延伸。该半导体元件亦包括一第一通道，设置在该第一栅极线与该第二栅极线之间。该第一栅极线电性耦接到该第一通道且经配置以一旦该第一位元线与该第一栅极线经由该第一通道而短路连接在一起时即关闭该第一通道。
3、本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括提供一基底；以及形成一第一栅极堆叠在该基底上。该第一栅极堆叠包括一第一字元线以及一第一栅极线，该第一栅极线设置在该第一字元线上。该制备方法亦包括形成一第一通道在该第一栅极堆叠中；以及形成一位元线在该第一栅极线上。
4、借由使用设置在一字元线与一位元线之间的一栅极线，一旦在该位元线与该字元线之间经由通道而发生短路时，则可以向一个或多个存取晶体管提供一控制电压以关闭一个或多个存取晶体管的通道。
5、因此，借由该位元线而连接的其他通道的功能不会受到影响。更多的通道可以借由单一个位元线而启动。借由允许在单一个操作期间将更多数据写入该半导体元件/从该半导体元件读取更多数据，其可以提高该半导体元件的有效读取/写入的效能。
6、上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
【技术保护点】
1.一种半导体元件，包括：
2.如权利要求1所述的半导体元件，还包括：
3.如权利要求2所述的半导体元件，其中该第一通道对齐该第二通道。
4.如权利要求2所述的半导体元件，还包括：
5.如权利要求4所述的半导体元件，其中该第一通道并未对齐该第三通道。
6.如权利要求4所述的半导体元件，还包括一第二栅极线，设置在该第一位元线与该第二字元线之间，其中该第二栅极线电性耦接到该第三通道且经配置以一旦该第一位元线与该第二字元线经由该第三通道而短路连接在一起时即关闭该第三通道。
7.如权利要求1所述的半导体元件，其中该第一通道穿过该第一栅极线与该第一字元线。
8.如权利要求1所述的半导体元件，其中该第一通道终止在该第一字元线处。
9.如权利要求1所述的半导体元件，还包括：
10.如权利要求1所述的半导体元件，其中该第一通道穿过一栅极堆叠，该栅极堆叠包括该栅极线与该第一字元线，且该第一通道的一深宽比大于大约13。
11.一种半导体元件，包括：
12.如权利要求11
13.如权利要求11所述的半导体元件，其中该第二栅极线电性耦接到该第一通道且经配置以一旦该第一位元线与该第二栅极线经由该第一通道而短路连接在一起时即关闭该第一通道，该第一通道接触该第二栅极线，且该第一通道部分穿过该第二栅极线。
14.如权利要求11所述的半导体元件，还包括：
15.一种半导体元件的制备方法，包括：
16.如权利要求15所述的半导体元件的制备方法，还包括：
17.如权利要求15所述的半导体元件的制备方法，还包括：
18.如权利要求15所述的半导体元件的制备方法，还包括：
19.如权利要求18所述的半导体元件的制备方法，还包括形成一第二通道在该第二栅极堆叠中。
20.如权利要求19所述的半导体元件的制备方法，还包括经由该位元线而电性连接该第一通道与该第二通道。
...【技术特征摘要】
1.一种半导体元件，包括：
2.如权利要求1所述的半导体元件，还包括：
3.如权利要求2所述的半导体元件，其中该第一通道对齐该第二通道。
4.如权利要求2所述的半导体元件，还包括：
5.如权利要求4所述的半导体元件，其中该第一通道并未对齐该第三通道。
6.如权利要求4所述的半导体元件，还包括一第二栅极线，设置在该第一位元线与该第二字元线之间，其中该第二栅极线电性耦接到该第三通道且经配置以一旦该第一位元线与该第二字元线经由该第三通道而短路连接在一起时即关闭该第三通道。
7.如权利要求1所述的半导体元件，其中该第一通道穿过该第一栅极线与该第一字元线。
8.如权利要求1所述的半导体元件，其中该第一通道终止在该第一字元线处。
9.如权利要求1所述的半导体元件，还包括：
10.如权利要求1所述的半导体元件，其中该第一通道穿过一栅极堆叠，该栅极堆叠包括该栅极线与该第一字元线，且该第一通道的一深宽比大于大约13。
<...【专利技术属性】
技术研发人员：郝中蓬，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。