本公开提供一种封装结构及其制备方法。该封装结构包括一第一基板、一第一电子组件、一第二电子组件、一第二基板和多个外部连接器。该第一电子组件电性连接至该第一基板。该第二电子组件电性连接至该第一基板。该第一基板设置于该第一电子组件和该第二电子...

本公开提供一种半导体结构的制备方法。该制备方法包括：依次形成一第一间隙壁层、一第一栅极层和一第二间隙壁层在一基底的上方；定义一第一开口，其穿透该第一间隙壁层、该第一栅极层以及该第二间隙壁层；以及依序形成一第一栅极介电层、一通道层、一第二...

本公开提供一种半导体结构的制备方法。该制备方法包含：提供一基底，该基底具有一导电图案；形成一接合垫在该导电图案正上方；以及经由该接合垫将一芯片接合到该基底。

本公开提供一种半导体结构以及半导体结构的制备方法。该半导体结构包括一基底，该基底具有一导电图案。此外，该半导体结构可包括一芯片。该半导体结构可包括一接合垫，将该基底连接到该芯片，其中该接合垫直接接触该基底的该导电图案。

本申请公开一种半导体元件及其制备方法。该半导体元件包括一基底；一导电特征，设置于该基底上；一抗背溅镀层，设置于该导电特征上；以及一第一硬遮罩结构，设置于该抗背溅镀层上。该抗背溅镀层对该第一硬遮罩结构具有蚀刻选择性。

本申请公开一种半导体元件及其制备方法。半导体元件包括：基底，包括密集区及松散区；多个第一、第二导电特征，分别设于密集区及松散区上；多个抗背溅镀层、第二硬遮罩结构，分别设置于第一、第二导电特征上；多个第一硬遮罩结构，设置于抗背溅镀层上。抗...

一种具有超轻度掺杂区的存储器元件及其制备方法。该存储器元件包括一半导体基底，具有一字元线以及一栓塞，该字元线延伸进入该半导体基底中，该栓塞延伸进入该半导体基底中且设置在邻近该字元线处。该半导体基底界定有一源极区、一漏极区以及一超轻度掺杂...

本公开提供一种半导体结构及其制备方法。该半导体结构包括一基底、一导电组件、一介电层及一罩盖层。该导电组件设置在该基底上。该介电层设置在该基底上并围绕该导电组件。该罩盖层设置在该保护层与该核心上。该导电组件包括一晶种层、一核心以及一保护层...

本申请公开一种半导体元件及其制备方法。该半导体元件包括一基底；设置于该基底上的一第一介电层；设置于该第一介电层上的一第二介电层；沿该第一介电层设置并在该基底上的一底部；沿该第二介电层设置并在该底部上的一顶部；以及设置于该底部与该第一介电...

本公开提供一种具有一超轻度掺杂区的存储器元件及该存储器元件的制备方法。该存储器元件包括一半导体基底，包括一字元线，延伸到该半导体基底中，其中该半导体基底界定有一源极区、一漏极区以及一超轻度掺杂区，该超轻度掺杂区位在该漏极区下方，该字元线...

本公开的存储器装置包括一熔丝电压产生器、一熔丝存储器和一逻辑电路。熔丝电压产生器响应于具有第一逻辑电平的启用信号产生熔丝电压，并响应于具有第二逻辑电平的启用信号停止产生熔丝电压。熔丝存储器存储了存储器装置的设置数据。熔丝存储器响应于熔丝...

本公开提供一种半导体结构，包括一基底以及一导电组件，该导电组件设置在该基底上。该导电组件包括一晶种层、一核心以及一保护层，该晶种层设置在该基底上，该核心设置在该晶种层上，该保护层设置在该核心的一上表面上并围绕该核心的一侧壁。本公开亦提供...

本申请公开一种半导体元件。该半导体元件包括一基底；设置于该基底上的一第一介电层；沿该第一介电层设置以曝露该基底的一第一开口；共形地设置于该第一开口中及该第一介电层的一顶面上的一第一衬垫层；设置于该第一开口中的一可能量移除层；设置于该第一...

本申请提供一种半导体元件结构，包括设置于一半导体基底上的一第一介电层，以及设置于该第一介电层中的一第一可能量移除结构。该半导体元件结构还包括设置于该第一介电层上的一第二介电层，以及设置于该第二介电层上的一第N<supgt;th&l...

本申请提供一种半导体元件结构，包括设置于一半导体基底上的一第一介电层，以及设置于该第一介电层中的一第一可能量移除结构。该半导体元件结构还包括设置于该第一介电层上的一第二介电层、设置于该第二介电层中的一第二可能量移除结构，以及设置于该第二...

提供一种双面晶圆成像装置及其方法。双面晶圆成像装置包括一或多个装载端、一或多个机械手臂、一晶圆输送载台、一第一线扫描相机、一第二线扫描相机、一第一光学镜片、一第二光学镜片以及多个线光源。装载端经配置以用于一自动搬运装置的一晶圆盒的一自动...

半导体封装构造包括第一基板、第一半导体晶片、第一接合线、第二基板、第二半导体晶片以及第二接合线。第一基板具有穿透第一基板的中间部的视窗。第一半导体晶片位于第一基板上。第一接合线位于第一基板的视窗中，电性连接第一半导体晶片与第一基板。第二...

本发明公开了一种半导体元件及其制作方法，半导体元件包括基板、多个阵列、多个导电结构以及衬垫层。基板包括阵列配置的阵列区以及导电结构配置的周边区。每个阵列包括多个导电柱。每个导电结构具有至少一个导电侧壁。衬垫层覆盖导电柱的上表面以及导电结...

一种用于金属布线层的测试元件群包括线区与块区。线区具有连接部以及多个梳齿部。梳齿部连接并垂直于连接部。梳齿部的每一者具有彼此分开的多个延伸段。块区围绕梳齿部的延伸段。梳齿部通过分别沿梳齿部的轮廓延伸的多个第一间隙与块区分开。测试元件群可...

本公开提供一种封装结构及其制备方法。该封装结构包括一第一基板、一第一电子组件、一第二基板、和一第二电子组件。该第一电子组件设置于该第一基板的一第一穿孔之上。该第一电子组件通过该第一图案化电路层延伸超出该第一穿孔的一侧壁的一延伸部分电性连...